С малым падением напряжения (LDO) регулятор дизайн

[mtechvlsi]

Это схемы LDO регулятор. Проверьте это и дай мне идея для реализации.

 

[mtechvlsi]

плз обеспечивают цепи LDO.

 

[dick_freebird]

Это-35дБ @ 10 ГГц, что трещины меня. Вы не можете получить радиочастотные переключатели, чтобы сделать это в CMOS, трудно даже в экзотических технологий. И вот с 50-Ом нагрузке. Высокое сопротивление нагрузки на выходе LDO? Забудьте об этом. Если вы хотите поставить дроссель / крышка фильтра вниз по течению.

 

[ram_kumar_abc]

всегда есть компромисс между PSRR и пропускной способности. так что я думаю, было бы очень трудно достичь данной спецификации.

 

[jt_rf]

я думаю, что проблема должна решаться на системном уровне. особенно, если ур ожидали -40 дБ PSRR @ 10G.

 

[nerdinsidestud]

привет frns ... им тоже заперты с проектированием LDO ... я б wud Хапи, если кто дает мне дизайн н расположение LDO ...

 

[mtechvlsi]

Я Проектирование и внедрение различных нагрузках для чипа регулятора напряжения и стабильности анализ, предоставить мне schmatics диаграмме.

 

[mtechvlsi]

плз дайте мне W / L, шапочка, резистора.

 

[mtechvlsi]

плз сказать, что изменение сделано по этому рис и результат.