Как проехать транзистор в насыщение в каденцию (если его в триоде)?

[sutapanaki]

Благодаря LVW, это именно то, что я пытался объяснить здесь, но это не придерживаются по некоторым причинам. Да, есть несколько дискуссий на тему, в которой и вы, и я участвовал раньше. Очевидно, что существует необходимость более из них.

 

[jony130]

В этом контексте следует отметить, что - в силу исторических причин - есть два различных определения насыщенности региона для БЮТ и FET

Когда я начала изучения BJT и Фет я замечаю. Большая разница между насыщением в FET и в БЮТ. Насыщения транзисторов Транзистор является то, что мы описываем в BJT как "активный-регион». LVW есть ли у вас информация, что эти "исторические причины" такая большая разница?

 

[sutapanaki]

Я не совсем уверен в этом, но думаю, в BJT они насыщают базы с носителями, так как переходы в прямом направлении. Может быть, в MOS, это называется насыщением, потому что текущий насыщения, когда МОП-транзистор работает как источник тока. Но я могу ошибаться, если не изменяет память служит мне право. LVW, вероятно, может добавить больше.

 

[LvW]

Да, я думаю sutapanaki получила точка. Надо спросить: кто соотв. что параметр "насыщенный" (что означает: не поднимается больше - или только незначительно)?

 

[erikl]

Надо спросить: кто соотв. что параметр "насыщенный" (что значит: не поднимается больше - или только незначительно)?

... не Падение больше - или просто необязательно - в случае BJT Vce напряжения насыщения.

 

[babaduredi]

Привет Khisha, как установки, приведенные в вашей схеме, вы не можете иметь и P1 и N2 в насыщение, так как P1 находится в насыщении ворот подключен к GND!, Это напряжение стока должна быть меньше или = Уф. Сейчас это очень низком напряжении сток предотвращает N2, чтобы войти в насыщение, для которых необходимо высокое напряжение сток магнитудой более VgN2DC-ВТН. Чтобы управлять как насыщенность, одним из вариантов является снижение постоянную составляющую ворота вход N2. Вы можете попробовать различные W / L для PMOS текущее зеркало но здесь также нужно следить за операцию области P1. Насколько эта схема, то я не думаю, что без дополнительных цепей обратной связи, это хорошо ездить и насыщенность.

 

[sutapanaki]

Вы действительно, искренне верю, что вы сказали, правильно? Как насчет ворот P1 находясь на VDD-Уф и слейте в VDD / 2? Существует хороший шанс, что оба транзистора находятся в насыщении. Почему вы считаете, что ворота P1 должна быть земля? В этой схеме, что важно не столько от напряжения на затворе Р1, но напряжения на стоке (как P1 и N1). Проблема в том, что нет никакого контроля над стоком напряжения в цепи, как это показано на рисунке.

 

[babaduredi]

Привет sutapanki, Вы правы. Спасибо за исправление меня. Я только что получил к такому выводу, предполагая падение напряжения источника тока как ноль, но это была ошибка. Источник тока может иметь любое напряжение на нем в зависимости от ситуации. Спасибо еще раз.