Каков максимально возможный прирост сложенном ОУ каскодного с 180 нм CMOS-технологии.

[ASHUTOSH RANE]

Привет друзья я разработке сложенном ОУ каскодного. я получаю максимальное усиление ОУ как 46 дБ ..! @ L = 900 нм и VDD = 1,8 .... если это только выиграет можно получить то, что хорошо реализовать для повышения усиление до 70 дБ 1) получить повышение 2) добавить еще один этап моей GBW требованием является 50 МГц и SR является 30v/usec.....what мне делать, пожалуйста, предложить мне спасибо заранее: -?

 

[dgnani]

что L = 900 нм? Я думаю, у вас есть доступ к гораздо меньшей длины в этом процессе, или вы используете несколько более высокое напряжение полевого транзистора? получение 60-70dB из сложенных каскодного не должно быть проблемой, какие требования ограничивают ваш дизайн вы можете объяснить? каково ваше г, Cload, Разгром?

 

[Braski]

Увеличение длины на выходе филиала чтобы заставить его повысить выходное сопротивление. Использование меньшего тока в выходной Филиал вы можете по отношению к ограничениям скорости. я думаю, что это увеличит вашу прибыль. Если не хватает, используйте получить повышение.

 

[steadymind]

U должно быть в состоянии поразить 70 дБ получить легко, используя сложенный дизайн каскодного .... 46 дБ звук likeu не имею транзисторов предвзятым правильно. использовать минимальную 5-10 раз длина источников тока / железнодорожных устройств и в 2-3 раза минимальную L для вашего cascodes. это даст хороший U выходное сопротивление.

 

[ASHUTOSH RANE]

привет DGNANI .... Спасибо за предложение Ура .... я загрузил образ, который определяет все детали моего напряжения дизайн узел, а рабочая точка транзистора ..... CLoad я не использовал ... Разгром равна 3,4633 Ом М, если я теоретически вычислить из симулятора получены г и GDS значения транзисторов в моей конструкции .. Также точно так же я получаю общее усиление рядом 7К ..... ГМ 2.15mi прилагаю скриншот для проектирования пожалуйста, дайте мне знать, где я пошло не так ........

 

[ASHUTOSH RANE]

Привет Braski сколько меньше текущей я могу использовать в дизайне, чтобы получить высокое выходное сопротивление?

 

[steadymind]

глядя на вашу схему, я бы порекомендовал вам попробовать иметь равные токи в сложенном филиала каскодного и во входных транзисторов. , имея малые токи в целом улучшает получить это плохо, когда и имеют хорошую скорость нарастания требований. вход разн. пары г может быть увеличен путем увеличения W / L отношения, это подтолкнет транзисторов близка к югу от порога и дают хорошие г для нижнего течения. тока в NMOS источника тока (M21) будет определяться прямо из скорости нарастания выходного напряжения, так что вы будете знать, минимальный ток вам нужно в паре изменению, а затем получить максимально возможное г из него за счет увеличения W / L. Остальные вещи легко встанут на свои места. Хорошей практикой является слишком хорошим дизайном схема смещения для смещения всех источников тока .. это намного лучше, чем при использовании DC источников для смещения.

 

[dgnani]

- Рассмотреть вопрос об изменении выходного каскада cascoded NFETs (М4-М13, М12-М14) в конфигурации зеркало, это увеличит прибыль по два раза, а также предоставляют другие преимущества - выходной каскад тока будет определяться ограничения скорости нарастания выходного напряжения, которое в свою очередь, зависит от выходной емкости вы все еще можете увеличить выходное сопротивление за счет увеличения граммов cascoded полевые транзисторы - M18, M17, M1, M2 - для пары разн. вы можете увеличить W / L, чтобы подтолкнуть их к слабым инверсии - вы имеют действительно высокие г на PFET M1 M2, которая предполагает также высокую GDS, высокий г на М1-М2 не покупает так, пожертвуйте его по более низкой GDS, более низкие GDS крайней мере, пока он соответствует GDS симметричной паре М14- M12 Дайте нам знать, как оно идет ...

 

[Braski]

Привет Braski сколько меньше текущей я могу использовать в дизайне, чтобы получить высокое выходное сопротивление

следуют dgnani советов?! Вы должны рассмотреть ваши GBW и ограничения скорости нарастания выходного напряжения!

 

[ASHUTOSH RANE]

следуют dgnani советы! Вы должны рассмотреть ваши GBW и ограничения скорости нарастания выходного напряжения

Привет Braski, прошу прощения за не говоря уже ... с низкой текущей я имею в виду ток в выходной Филиал сложенном усилитель каскодного ..... получить высокое выходное сопротивление, сколько Низкое значение мы можем использовать?

 

[ASHUTOSH RANE]

- рассмотреть вопрос об изменении выходного каскада cascoded NFETs (М4-М13, М12-М14) в конфигурации зеркало, это увеличит прибыль по два раза, а также предоставляют другие преимущества - выходной каскад тока будет определяется скоростью нарастания трудностей, которые, в свою очередь зависят от выходной емкости вы все еще можете увеличить выходное сопротивление за счет увеличения граммов cascoded полевые транзисторы - M18, M17, M1, M2 - для пары разн. вы можете увеличить Вт / л до подтолкнуть их к слабым инверсии - у вас есть действительно высокие г на PFET M1 M2, которая предполагает также высокую GDS, высокий г на М1-М2 не покупает так, пожертвуйте его по более низкой GDS, более низкие GDS крайней мере, пока он соответствует GDS симметричной паре М14-М12 Дайте нам знать, как оно идет ...

привет Спасибо UA много dgnani, для всех предложений, ОУ-Моя цель дизайна заключается в разработке дифференциального ОУ поэтому не может использовать текущие зеркало (М4 -M13, M12, M14 ).... хотя я использовал внешний ток смещения ЦКТ для (М4-М13, М12-М14 ).... -У меня есть основные сомнения ..... моя тока через M1 и M2 является высокой, так г пошла высоко ... теперь .... Как уменьшить г, и GDS из М1 и М2?

 

[dgnani]

если GDS М1-М2 велико по сравнению с M12-M14, M1-M2 будет определять выходное сопротивление, следовательно, получить DC: если это ваш случай, самый простой способ снизить GDS бы увеличение L, вы, возможно, придется регулировать напряжения, чтобы убедиться, остается все, что в насыщении

 

[ASHUTOSH RANE]

привет братьям, сколько получить мы должны получить на Foldeing узла Opamp то есть при утечке M1 и M18 источник ..... я получаю единичное усиление в этом узле ...... это дело на сложенный дизайн каскодного?

 

[steadymind]

усиление на складных узел на самом деле транс-проводимость усиления (ID = г (вход) * VIN) и имеют дифференциальный выход, и необходимо CMFB (общий режим обратной связи), чтобы определить выход еще выходной узел будет плыть по течению, как это высокая Сопротивление узла. и можно использовать идеальный CMFB и использования внешнего конденсатора нагрузки.