Вопрос время установления ЦАП

L

lovseed

Guest
Я проектирования 14-разрядных 50M текущего руля КСР.

Но я нашел это трудно сделать вывод стабильный (изменение менее 61uV) в 20ns.
И SFDR составляет лишь около 62dB для 23.4375M данные и 50м частоты дискретизации.

Как сделать вывод стабильной быстро, по крайней мере в 20ns?

Любой хороший рабочий документ по этому вопросу?

 
не опытные ребята в этом форуме?

 
какой тип дизайна ур стиль следующее (термометра расшифровал / Binary декодирован)?

 
сегментирован, 8 унарной и бинарной 6.

Кажется, что даже источник питания является идеальным, оседания время составляет около 25ns.

Мне нужно, чтобы сохранить время установления ниже 15ns.

 
Постарайтесь сократить сбой (что может быть сделано путем внесения незначительных изменений в нынешней-клеток), поскольку повышение глюк больше урегулировании времени.Добавлено через 4 минуты:lovseed пишет:

Я проектирования 14-разрядных 50M текущего руля КСР.И SFDR составляет лишь около 62dB для 23.4375M данные и 50м частоты дискретизации.Любой хороший рабочий документ по этому вопросу?
 
1.Попробуйте использовать переключатели меньших размеров.
2.Tyr NMOS использовать как источник тока.

 
Сейчас ситуация такова

Если блок питания почти идеальный (с 1PH индуктор на власть путем поставки)
Результатом является очень хорошим с СПБУ = 88dB. (ввод идеального цифрового синусоиды является 98dB СПБУ).

Однако
с 1NH индуктор на власть путем снабжения, СПБУ = 61 дБ
с 3NH индуктор на власть путем снабжения, СПБУ = 54dB
с 5NH индуктор на власть путем снабжения, СПБУ = 69dB.

Я использую 400pf разделительный конденсатор по цифровым блоком питания и 200pF разделительный конденсатор на аналоговых питания.

Кажется, что шум на питание влияет на результат много.Иными словами, PSRR не хорошо.Когда 5NH добавил, pk2pk шума на цифровых электроэнергии составляет около 0.5v.

Я пытаюсь использования более крупных капсул развязки.

Поделись своим опытом, если вы когда-либо разработали хороший ЦАП с хорошим PSRR.Добавлено через 1 минуту:rajanarender_suram пишет:

Постарайтесь сократить сбой (что может быть сделано путем внесения незначительных изменений в нынешней-клеток), поскольку повышение глюк больше урегулировании времени.
Добавлено через 4 минуты:

lovseed пишет:

Я проектирования 14-разрядных 50M текущего руля КСР.И SFDR составляет лишь около 62dB для 23.4375M данные и 50м частоты дискретизации.Любой хороший рабочий документ по этому вопросу?
 
аудио только 20k пропускную способность

 
В целом нынешние ЦАП используется для видео-приложений

 
Скажите, пожалуйста, питание ЦАП и выходных Свинг?
Моделирование результат не так ли?Почему SFDR 5NH катушки лучше, чем другие.
Я думаю, если вы используете Каскодный усилитель, PSRR не будет очень плохо.А шум не является основной причиной плохой СПБУ (если очень большой шум является основной причиной).
Я думаю, при выводе Swing изменения, Vds текущего MOS будут небольшие изменения., что позволит ЦАП INL плохо.Если вы не компенсация, которая позволит больше гармонических искажений.
У должны заботиться его.

 
jerryzhao пишет:

Скажите, пожалуйста, питание ЦАП и выходных Свинг?

Моделирование результат не так ли?
Почему SFDR 5NH катушки лучше, чем другие.

Я думаю, если вы используете Каскодный усилитель, PSRR не будет очень плохо.
А шум не является основной причиной плохой СПБУ (если очень большой шум является основной причиной).

Я думаю, при выводе Swing изменения, Vds текущего MOS будут небольшие изменения.
, что позволит ЦАП INL плохо.
Если вы не компенсация, которая позволит больше гармонических искажений.

У должны заботиться его.
 
"(2) Поскольку выборка часов 50м (20ns), я получаю 18ns результате каждый цикл делать FFT.Which означает, что я беру время установления быть 18ns (я думаю, что окончательный результат должен не хуже, чем 18ns) ".
Привет lovseed
когда вы БПФ HSPICE, как вы можете проверить момент вы получаете
урегулирован момент?
Что это значит для "Я получаю 18ns результате каждый цикл делать БПФ"?

 
Привет lovseed:
Ваши текущие клетке всегда?Если в текущей ячейке всегда, вы положили переключиться на выходе из или out_.Я думаю, это будет решить быстро.Я думаю, 18ns для урегулирования времени достаточно.Если выходные ЦАП не решить, я думаю, у необходимо проверить тока клетки и сроки схеме.
Будем заботиться о сроках коммутатора и размеров коммутатора.
Размер слишком мал, он slow.but слишком большие часы Feed-Through велик.
Никогда не закрыли ток в текущей ячейке.в противном случае она не будет урегулировать.
О компенсации:
Я добавлю текущего cell.I не нашли бумагу об этом.
Только в моей конструкции, я добавлю текущей ячейки.Когда выходной большой добавить текущую ячейку для вывода особенно отказом LSM блока к блоку MSB.

 
gdhp пишет:

"(2) Поскольку выборка часов 50м (20ns), я получаю 18ns результате каждый цикл делать FFT.Which означает, что я беру время установления быть 18ns (я думаю, что окончательный результат должен не хуже, чем 18ns) ".

Привет lovseed

когда вы БПФ HSPICE, как вы можете проверить момент вы получаете

урегулирован момент?

Что это значит для "Я получаю 18ns результате каждый цикл делать БПФ"?
 
1 Когда питание является идеальной, сделать settleing время Д. Павлова <15ns.Я думаю, у сделали это.

2 Сделать сбоев как можно меньше.

3 При имитации грязных питания.Пожалуйста Соедините две пары конденсаторов одной 10uF другой 0.1uf (КСП applaction connceted), то подключение индуктивности с властью.

4 Если цифровой власти соединиться с аналоговым власти Пожалуйста, используйте 1 ~ 2ohm's резистора соединить D_power и A_power к главной державой.

5 основных власть, D_power (цифровых возможностей), A_power используют пары конденсаторов. (Власть на печатной плате соединить подобное)

Не беспокойтесь об этом.Я думаю, все будет хорошо.

 
jerryzhao пишет:

1 Когда питание является идеальной, сделать settleing время Д. Павлова <15ns.
Я думаю, у сделали это.2 Сделать сбоев как можно меньше.3 При имитации грязных питания.
Пожалуйста Соедините две пары конденсаторов одной 10uF другой 0.1uf (КСП applaction connceted), то подключение индуктивности с властью.4 Если цифровой власти соединиться с аналоговым власти Пожалуйста, используйте 1 ~ 2ohm's резистора соединить D_power и A_power к главной державой.5 основных власть, D_power (цифровых возможностей), A_power используют пары конденсаторов. (Власть на печатной плате соединить подобное)Не беспокойтесь об этом.
Я думаю, все будет хорошо.
 
1 Подтвердить текущий клеток и Каскодный усилитель транзистора всегда насыщенный.
2 В следующий раз вам дизайн текущего зеркало, я не думаю, что необходимо использовать такие точные размеры МОП-транзисторов.
3 пары конденсаторов на плате, они 10uF и 0.1uF, они параллельны.
Когда 4 U дать шаг DC цифровой вход, самый большой глюк, как малые как posbile.
5 Если погрузка резистором велик.U Can pallel резистора в целях увеличения текущих, а затем уменьшить время установления.(загрузка может быть 75 Ом, вы можете параллельный резистор на borad КСП)
6 Ур W * L настолько велики, чтобы умереть размер очень большой.Я не думаю, что это хорошо для несоответствие.
7 Ура английским лучше, чем мне.

 
Привет,
1> Вы всегда можете добавить 0.1uf, 10uF конденсаторов между источником питания и землей, когда вы моделировать схемы?

2> Существует ли в вашей КСР хорошо работать?

3> Можете ли вы поделиться своими КСР спецификации и документы / диссертацию вы упомянули?

С уважением.jerryzhao пишет:

1 Подтвердить текущий клеток и Каскодный усилитель транзистора всегда насыщенный.

2 В следующий раз вам дизайн текущего зеркало, я не думаю, что необходимо использовать такие точные размеры МОП-транзисторов.

3 пары конденсаторов на плате, они 10uF и 0.1uF, они параллельны.

Когда 4 U дать шаг DC цифровой вход, самый большой глюк, как малые как posbile.

5 Если погрузка резистором велик.
U Can pallel резистора в целях увеличения текущих, а затем уменьшить время установления.
(загрузка может быть 75 Ом, вы можете параллельный резистор на borad КСП)

6 Ур W * L настолько велики, чтобы умереть размер очень большой.
Я не думаю, что это хорошо для несоответствие.

7 Ура английским лучше, чем мне.
 
Последнее обновление:

Если развязки достаточно велика (скажем 1uF) результат очень хороший. (SFDR 89 дБ)

 
1 Я не такой высокий дизайн resulation КСР.Я разработал 8Bit 250M КСР.Она хорошо работает.
2 Я никогда не добавлю 0.1u и 10U конденсатора, когда я симуляции, но я добавить эти конденсаторы на плате.
3 Мои ЦАП графических приложений Мне все равно, СПБУ, поэтому я никогда не имитировать SFDR.
4 Я desgned КСР не является новым дизайном, это редизайн старой КСР.
5 Я думаю, сроках и выходных inpedance важно.
6 Все мои pionts только для Вашей информации.

U Can ссылка: несоответствие и динамического моделирования источников тока в токовым управлением CMOS ЦАП: Расширенная методика расчета.
IEEE сделки по схемам и системам-I: регулярные доклады.Vol.51, NO.1, январь 2004 г.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top