Xilinx MIG2.0 контроллер памяти DDR2

[adamsogood]

Привет,Я использую Xilinx Virtex5 построить DDR2 SODIMM контроллер памяти.Он хорошо работает на 200MHz, а с проблемами при калибровке 300.после тщательной отладки и моделирования, я думаю, что Xilinx калибровочный алгоритм не работает хорошо для больших skews (около 900 PS между DQS и связанных с ней DQS) на 300.

Каждый имеет знать Xilinx DDR2 алгоритм калибровки, просьба сообщить.Спасибо.

 

[softfan]

да, вы можете сделать аналогичное задержке по DQ, инвертор, и попросить их не сдерживают оптимизации для синтезатора.Возможно, это поможет

 

[shawndaking]

Вы использовали ucf Цоколевка ПРЕДОСТАВЛЕННЫЕ МиГ или изменить его?

 

[adamsogood]

задержка на DQ / DQS должна быть настроена динамично на-рейс, чтобы компенсировать колебания от напряжения, процесс и температуру.

Я сделал изменения в ucf файл, порожденных mig2.0 в соответствии с моим аппаратным борту.Я считаю, что изменения являются правильными, и работает хорошо на 200MHz.

прямо сейчас, я подозреваю, что алгоритм калибровки в stage1 не может заниматься, когда DQS является право на краю DQ (редкий случай, но может случиться в реальной жизни).

 

[cj007]

Я буду использовать SODIMM DDR2 667.Это приятно слышать от вас об этой проблеме.Вы смогли решить эту проблему?Спасибо.

 

[adamsogood]

Привет,

Моя проблема, наконец, получил решение.Сейчас мой контроллер памяти DDR2 работает на 300, и прошло несколько строгих тестов памяти.Существуют два звания в моем DDR2 SODIMM и один из них не используется.Этот вопрос, оказывается, что я забыла диск ранга выбора сигнала высокой за неиспользованный ранга.Этот результат собираешься в автобусе раздора между двумя памяти званий.крик:

Еще одна интересная вещь заключается в том, что моя Virtex5 является градуированной скорость -1.Xilinx спецификация говорит, что максимальная частота 266 МГц.Мне повезло

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Очень веселый" border="0" />

: