Xilinx ISE: Как моя карта FIFO на LUT?

[fighter212]

Я разработал асинхронных FIFO, данные ширины и глубины и 8. Я использовал lut_map ограничения. Но в соответствующий документ для Xilinx, он сказал: "Присоединение LUT_MAP препятствием для этого блока будет указывать XST, что этот блок должен быть отображен на одном LUT". Но, очевидно, один LUT не достаточно для моего FIFO, что я могу сделать, если я хочу использовать XST? Мое устройство семья Virtex2P. Спасибо!

 

[tlp71@hotmail.com]

попробуйте, если существует функция Xilinx библиотеку, где вы можете сделать FIFO использованием LUT или ram.bye

 

[monnoliv]

Привет, с Altera Quartus II, я использую megafunctions, которые имеют FIFO (одного или двух часов) интегрированы, просто Drag'n падение на схемы. Смотрите, если она существует с Xilink. До свидания,