XILINX Dual-port RAM / VIRTEX4 / Core Generator

[Keano]

Привет,

Есть ли способ визуализации содержимого Dual-port RAM на ModelSim Simulator?

спасибо

 

[echo47]

Вы можете открыть "памяти панели".В главном окне выберите вкладку Memory, а затем название вашей памяти переменной.Она показывает содержимое памяти в двоичном, шестнадцатеричном, десятичном угодно.Вы также можете редактировать отдельные значения.

Я не знаю, почему вы упомянули Virtex 4 и основным генератором в теме сообщения.Эти темы показаться не связанным с ЛПВП Просмотр массивы памяти.

 

[Keano]

Ну я работаю над Virtex4 FPGA и я вызвала двухканальной оперативной памяти блока портов с использованием основных генераторов.Проблема в том, что я не могу найти сигнал, который представляет собой содержимое памяти.Любая идея?

Спасибо

 

[echo47]

Ох.Другая хорошая причина, чтобы избежать использования Xilinx ядер.
Я предлагаю письменно обычных HDL для описания вашей памяти, и пусть синтезатора вывод блока памяти.

 

[Keano]

Каковы другие причины, чтобы избежать использования Xilinx coregen?

 

[echo47]

До сих пор я был разочарован со всеми основными Xilinx Я пытался.Они являются либо слишком громоздкими, либо слишком медленный, либо слишком коляске.Я могу писать лучше, как правило Код себя.