VHDL, CPLD код: Будет ли эта реализация работает

[Bond_2007]

Здравствуйте,

Я хотел бы воспользоваться случаем следующее заявление:

test_bits <bit1,bit0>

00 случай:
Сделать IO выходной контакт 7 высоким.
01 случай:
Сделать IO выходной контакт 8 высока.

Если дело имеет 00 РАН, МО PIN 7 высока, будет ли она остается высокой даже в случае, когда 01 работает?Является ли это операция защелка?

Я новичок в CPLD, он положительно оценивает любую помощь.

-B

 

[nand_gates]

Да права Ура!Это создаст защелка для PIN7 и ПИН-8
потому что вы не указали, какое значение для езды по Эти штифты
при всех возможных условиях!

 

[Bond_2007]

любые другие ресурсы, получают высокую оценку.

-B

 

[vlsi_whiz]

Как уже говорилось выше, код обернется двумя защелками.Чтобы избежать задвижки использовать следующую структуру кода:

Код:test_bits <bit1,bit0>00 случай:

Сделать IO выходной контакт 7 высоким.

Сделать IO выходной контакт 8 низким.01 случай:

Сделать IO выходной контакт 8 высока.

Сделать IO выходной контакт 7 низким.