VHDL код из 2 входных XOR-гейт

[channaveer_018]

Привет, я новичок в VHDL программирования, и я написал код VHDL на 2 входных ворот с помощью XOR и процесс компиляции успешно, но в испытательном стенде формы волны я не могу получить вывод, что для всех возможных входов я получаю 0 выход, Я использую Xilinx 9.1 и ниже XOR2 код сущности является порт в std_logic; B: в std_logic; C: из std_logic); конца XOR2, архитектура поведенческого из XOR2 будет начать процесс (A, B) начинать если (( = '0 ') и (B = '1')), то C

 

[blooz]

Существует никаких проблем с кодом ... Работает отлично, а вот выход в Xilinx ISE 13,1

 

[alexan_e]

Ваш код хорошо. Другой способ получить XOR функции [= синтаксис VHDL], если (/ = B), то C

 

[ahmed_mahmoud]

Я предполагаю, что второе решение лучше, потому что нет никакой необходимости для процесса

 

[alexan_e]

Вы можете использовать любой из трех способов в или из процесса, вы просто должны изменить , если еще , которые могут быть использованы только внутри процесса , когда еще , которые могут быть использованы из процесса. [Синтаксис VHDL =] C