VHDL КОДЕКС

[jyothikiranmai]

Здравствуйте, я хочу помочь этой проги, это правильный или нет ..???
эта пища состоит в том, чтобы подсчитать прибыль от каждой вершины.прибыль является добавление веса (массы) в "initial_trail" Prog.Помимо этого осуществляется в "adder24" Prog.верхнем модуле "gain_cal".

библиотека IEEE;
Использование ieee.std_logic_1164.all;
Использование IEEE.STD_LOGIC_ARITH.ALL;
Использование IEEE.STD_LOGIC_UNSIGNED.ALL;
Использование IEEE.STD_LOGIC_SIGNED.ALL;
Пакет FM является тип int_vect является массив (природный диапазон <>) OF STD_LOGIC_VECTOR (3 downto 0);
Тип int_vect1 является массив (природный диапазон <>) OF STD_LOGIC_VECTOR (4 downto 0);
Функция conv1 (ARG: INTEGER; SIZE: INTEGER) возвращение STD_LOGIC_VECTOR;конец пакета FM;
Пакет является органом FM
Функция conv1 (ARG: INTEGER; SIZE: INTEGER) является возвращение STD_LOGIC_VECTOR
переменной результат: STD_LOGIC_VECTOR ((SIZE-1) downto 0);
переменную Temp: целое;
начинать
Temp: = ARG;
Я в 0 до SIZE-1 петле
если (Temp Mod 2) = 1, то
результат (I): ='1 ';
еще
результат (I): ='0 ';
End If;
Temp: = Temp / 2;
конец петли;
возвращение результата;
конец conv1;
конец пакета органа FM;
--------- GAIN_CAL -------
библиотека IEEE;
Использование IEEE.STD_LOGIC_1164.ALL;
Использование IEEE.STD_LOGIC_ARITH.ALL;
Использование IEEE.STD_LOGIC_UNSIGNED.ALL;
Использование IEEE.STD_LOGIC_SIGNED.ALL;

Использование work.FM.all;
организация является gain_cal
порт (Версия: в STD_LOGIC_VECTOR (2 downto 0);
получить: из std_logic_vector (3 downto 0));
конец;
Архитектура Бех из gain_cal является
Компонент initial_trail
порт (current_ver: в STD_LOGIC_VECTOR (2 downto 0);
next_ver: в целое;
вес: из STD_LOGIC_VECTOR (3 downto 0));
конец компонентов;
Компонент adder24
порт (
A: в STD_LOGIC_VECTOR (3 downto 0);
B: в STD_LOGIC_VECTOR (3 downto 0);
OUTPUT: из STD_LOGIC_VECTOR (4 downto 0)
);
конец компонентов;

- Сигнал NV: STD_LOGIC_VECTOR (2 downto 0);
Сигнал W: int_vect (от 0 до 7);
сигнала G: int_vect1 (от 1 до 6);

начинать
Label1: Я в целочисленный диапазон с 1 по 6 генерировать
начинать

W (0) <= "0000";
-
Н.В. <= conv1 (I, 3);
u1: initial_trail порта карты (вера, I, W (I));

u2: adder24 порта карты (W (I-1), W (I), G (I));

W (I 1) <= G (I) (3 downto 0);
целью получения Label1;
получить <= W (7);
конец Бех;
-------------------------------------------------- ------
- ADDER24 ----
библиотека IEEE;
Использование IEEE.STD_LOGIC_1164.ALL;
Использование IEEE.STD_LOGIC_ARITH.ALL;
Использование IEEE.STD_LOGIC_UNSIGNED.ALL;
Использование IEEE.STD_LOGIC_SIGNED.ALL;

организация является adder24
порт (
A: в STD_LOGIC_VECTOR (3 downto 0);
B: в STD_LOGIC_VECTOR (3 downto 0);

OUTPUT: из STD_LOGIC_VECTOR (4 downto 0)
);
конец adder24;

Поведенческая в архитектуре является adder24

Сигнал A_INT: SIGNED (4 downto 0);
Сигнал B_INT: SIGNED (4 downto 0);
Сигнал OUTPUT_VAR: SIGNED (4 downto 0);
начинать

A_INT <= SIGNED (A (3)
И А);
B_INT <= SIGNED (B (3)
И B);
OUTPUT_VAR <= A_INT B_INT;
OUTPUT <= STD_LOGIC_VECTOR (OUTPUT_VAR);
Поведенческая конца;
-------------------------------------------------- --
--- INITIAL_TRAIL --
библиотека IEEE;
Использование ieee.std_logic_1164.all;
Использование work.FM.all;
организация является initial_trail
порт (current_ver: в STD_LOGIC_VECTOR (2 downto 0);
next_ver: в целое;
вес: из STD_LOGIC_VECTOR (3 downto 0));
конец;
Архитектура Бех из initial_trail является
начинать

Вт <= "1111", когда current_ver = "001" и next_ver = 2 остальное
"0001", когда current_ver = "001" и next_ver = 3 остальное
"1111", когда current_ver = "010" и next_ver = 1 остальное
"0001", когда current_ver = "010" и next_ver = 3 остальное
"0001", когда current_ver = "011" и next_ver = 1 остальное
"0001", когда current_ver = "011" и next_ver = 2 остальное
"1111", когда current_ver = "011" и next_ver = 4 другое
"1111", когда current_ver = "100" и next_ver = 5 другое
"0001", когда current_ver = "100" и next_ver = 6 остальное
"1111", когда current_ver = "101" и next_ver = 4 другое
"0001", когда current_ver = "110" и next_ver = 4 другое
"0000";
конец Бех;

PLZ ответить мне, - немедленно.
thnxs
jyothi.

 

[nxtech]

Ты шутишь?

Никто не может сказать вам, если программа является правильным.Они могут рассказать вам, что у вас есть синтаксические ошибки, но до тех пор, пока вы компилируете и имитировать, а затем представить результаты этого моделирования на основе вводимых ресурсов никто не будет в состоянии предложить какие-либо помочь.

E