Tcl, Perl, VHDL.

C

cwjcwjcwj

Guest
Почему я должен TCL и знание Perl, когда я, претендующие на работу в FPGA дизайн с использованием языка VHDL?

Какие TCL и Perl?Почему этих двух языков, связанных с VHDL?

 
Есть много сценария может помочь вам в процессе проектирования:
Несколько примеров:

Нетто-лист Конверсии

1.Методология для нормальной Digital Design хорошо известна.Технические характеристики, блок-схема по данным пути, сроки контроля, RTL кодирование, моделирование, синтез, синтез пост и пост схема моделирования статических и сроков анализа.
2.Хотя это правильный способ делать вещи, когда дело доходит до сложных цифровых ASIC конструкций, Есть небольшое число случаев, когда эта методика не требует ....
http://bknpk.no-ip.biz/netlistConversion/netlistConversion.html# GTK волна представляет собой электронный бесплатно сигнала зрителю.В настоящее время не существует простой способ добавить несколько курсоров, которые являются постоянными времени шаг помимо самого последнего маркера.
# Этого я написал небольшой скрипт на PERL задания ....
http://bknpk.no-ip.biz/netlistConversion/gtkWaveMarkerAdd.html

 
Спасибо.Но я до сих пор не очень ясно, что они нужны?

 
Сегодня мне нужна одна линия команды фильтра.Это также хорошо, как к примеру в скриптах оболочки и Perl поможет вам в отладке дизайн:

http://bknpk.no-ip.biz/incremental_backup/perl_from_the_command_line.html

 
Поскольку я недавно мигрировали из среды Windows для UNIX, где у использование TCL
И Perl для сценариев

Это то, что я узнал это

1> TCL: очень тесно интегрирована с ур FPGA Tool.Как вы можете дать ур RTL файлов в синтезе как инструмент Synplify и затем использовать Xilinx пар за место и маршрут.Этот вид работ можно легко сделать с помощью TCL скриптов.Кроме того, как параметры для синтеза может быть указан в конфигурационные файлы, а у необходимо прочитать эти файлы и передавать параметры для синтеза как средство кодирования стили, некоторые режимы
и т.д.

2> Perl: Очень хороший скриптовый язык и может быть использована для разбора сроки отчетов, область применения и
т.д., и записать эти данные в формате. CSV или. XLS файлов.

Я еще новичок в использовании этих языков.Но это то, что я наблюдал.

 
Я нашел TCL очень полезный инструмент для автоматизации моделирования в Modelsim и ActiveHDL.Это экономит много времени, поскольку при изменении исходных файлов вы только запустить один скрипт для сбора и / или синтезировать и моделировать конструкции вместо выполнения всех этих операций вручную.

 

Welcome to EDABoard.com

Sponsor

Back
Top