SoC Дизайн потоке?

[Guest]

Что это, как правило, заняты (программирование, чипсы) для SoC Design потока.

Привет

 

[Guest]

@ @ lter обеспечения "SOPC Строитель" программного обеспечения.
Чипсы, например Triscend, @ ltera Экскалибур
в семье и многие другие.

 

[Guest]

объясняется очень хорошо на IBM * * 'веб-сайт.@ @ lter 'ы не очень уместно SoC.

Привет,
Лаплас

 

[cmoscircuit]

CA (чип articture) / выставки ------> DC / блок уровня synthsis ------> Аполлон / первый размещения ------> PC / phsisical оптимизировать -------> Аполлон или Сатурн / должность выбирают место -------> Apollo/CTS-----> PC / должность выбирают место -------> Apollo/route----> DRCLVS
Вы можете использовать plantpl also.I ИСТИ думаю так сложно контролировать часы skew.it мая 0.5ns иногда.

СПЦ mthodology isnot зрелые

 

[cmoscircuit]

CA (чип articture) / выставки ------> DC / блок уровня synthsis ------> Аполлон / первый размещения ------> PC / phsisical оптимизировать -------> Аполлон или Сатурн / должность выбирают место -------> Apollo/CTS-----> PC / должность выбирают место -------> Apollo/route----> DRCLVS
Вы можете использовать plantpl also.I ИСТИ думаю так сложно контролировать часы skew.it мая 0.5ns иногда.

СПЦ mthodology isnot зрелые

 

[SeanC]

Привет,
Вы обеспокоены RF / Analog основным в вашей SOC дизайн поток, если вы делаете беспроводную систему?Какой EDA могут сделать это хорошо?

Спасибо

SeanC

 

[okguy]

В смешанных сигналов, самым трудным является интерфейсом.
Он requiers многих обзорах.
В конце концов, многие решения принимаются для проверки, но никто не идеально:
- Verilog-A
- Hsim или эквивалент.
- Smash

Для макета ...как обычно ...Каденция.

OkGuy?