SDRAM контроллера в ПЛИС

[nemolee]

Привет, всем:

Я проектирование SDRAM контроллера на 140MHz скорость ставки.
Сейчас Макс.Скорость только 120MHz.
Сроки сдерживают это 160MHz и нет любые сроки vioation по времени доклад.
Что случилось?Почему?
Дайте, пожалуйста, ваши предложения.Спасибо большое.

 

[cfriend]

1 Занимаетесь ли вы некоторые почтовые моделирования по этому поводу?
2 Может ли ваша SDRAM IC поддержку на 140MHz?
3 реальная FPGA IC с той же скоростью скорости с вашим дизайном FPGA?

Спасибо

 

[khaila]

Вы заботиться о обратной связи SDRAM часы??

обратная связь PLL, которая снабжает SDRAM с часами должно быть принято ИНН consideratin.