RAM / FF inferrention в ISE.

[jsiiiii]

Я workin с использованием Verilog и ISE компилятора.Моя проблема заключается в оперативной памяти для inferrention сигнала.ISE является моим impementing сигнала в ТФ, и я не знаю, почему.Код:
Код:рег [31:0] ct_tab_start_next_n [7:0];всегда @ (posedgeCLK)

если (ag_start) ct_tab_start_next_n [ct_dev_num] <= ag_secend_n;

остальное, если (ag_go_to_next_block_addr) ct_tab_start_next_n [ct_dev_num] <= ag_start_block_n_addr;

остальное, если (ag_go_to_next_block_n) ct_tab_start_next_n [ct_dev_num] <= ag_next_n;

остальное, если (ag_go_to_next_block_m) ct_tab_start_next_n [ct_dev_num] <= ag_next_m;