POLY в транзистор макет

[Willt]

Привет друзья,

Я новичок в разработке макета.Простой вопрос: "Ссылаясь на прилагаемой диаграмме, почему существует минимальный интервал между активными & POLY?Разве это для поддержания эффективной ширины (Weff), равным ширине транзистора обращается?Или по другим причинам?

Ваш комментарий высоко оценил ~

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Очень веселый" border="0" />Воля
Извините, но Вы должны Войти для просмотра этой привязанности

 

[Guest]

Привет,
Этот минимальный интервал, чтобы гарантировать, что истощение и источника районах не будет замкнут на друг друга в процессе изготовления этого устройства.
При производстве шаги этого устройства, поле откладывается более subestrate первой, затем идет насаждение подложки с необходимой диффузии N или P , поэтому, если поле не было полностью охватывающих транзистора активной области, как показано на рисунке, небольшая легированных channal будут существовать между истоком и стоком области короткое замыкание их друг к другу.

Надеюсь, что это помогает,

Привет,
Шогди
Извините, но Вы должны Войти для просмотра этой привязанности

 

[Willt]

Привет Шогди,

Я получаю сейчас ~ Спасибо за четкое разъяснение ~

Воля

 

[NightHawk_099]

Спасибо за изображение.Это делает его более понятным.

 

[soorajsram]

Шогди абсолютно правы.