@ ltera Макс II и котировки (AT) rtus - с помощью инструментов, необходимых!

[Guest]

Привет,

Я пользуюсь бесплатным версиям @ ltera Макс II Plus и работает над дизайном для ACEX1K50.Дизайн прекрасно сочетается с большим количеством свободных ресурсов.Сроки это бит, хотя в нескольких местах, поэтому я лишь о сроках, а не области.

Проект написан на VHDL, и поэтому я лишь ограниченный контроль за то, что действительно генерируются (Леонардо Specrum в первую очередь).

Тем не менее, слесарем в MAX II Plus ли место непосредственное глупо все места, часто максимальную задержку.Конечно, я могу исправить это в определенной степени в Floorplan редактором, но при использовании так называемых Qu (AT) rtus варианта слесарем, нельзя исправить размещения на Cell / LUT уровне.Существуют ли способы спуска по контролю слесарем и получить на чипе peform лучше?Ли Qu (AT) rtus Может быть, сделать лучшую работу и позволяют лучше ручного управления?

Другим вопросом является fanouts.

slow.

Похоже, что на ACEX1K ветвления, может быть, до 6-8 довольно быстро, но по большей ветвления она быстро становится очень
медленным.Из-за высокой абстракции в VHDL не существует простого способа я не знаю, чтобы заставить генерации параллельных (резервный) логики, так что ветвления держится на достаточно низком уровне отдельных клеток для ускорения логики.

В любой хорошей идеи, кто-нибудь?

 

[ngjh]

Если вы хотите создавать избыточные логики всегда, я думаю, что единственный способ рассказать синтезатора сделать это, используя LCELL примитивов.Однако это будет сделать код менее портативной.Метод (предположим сигнал "оригинал" должны быть дублированы):Altera библиотеки;
использование altera.all; (не уверен на 100%, если это правильно)
, orig_dup1
);

LC1: LCELL порта карта (оригинал, orig_dup1);
, orig_dup2
);

LC2: LCELL порта карта (оригинал, orig_dup2);

....Надеюсь, что это поможет [/ i]