J
jimjim2k
Guest
Привет
LEON является synthesisable VHDL модель 32-битные SPARC * совместимый процессор,
разработанный Европейским космическим агентством (ЕКА) для будущих космических миссий.Для содействия архитектуры SPARC и дать развитие системы-на-на-чипе (SOC) с использованием устройств SPARC сердечниками, ЕКА делает полный исходный код свободно доступен под лицензией GNU LGPL.
LEON изначально разработанные Йири Gaisler работая для ЕКА и Gaisler исследований в настоящее время работает по контракту ЕКА для поддержания и дальнейшего расширения этой модели.Несколько FPGA реализаций Леона было продемонстрировано, и первые прототипы ASIC были изготовлены и успешно протестировано Atmel-Нант.Процессор был широко испытана на архитектуре SPARC V8 ручной и IEEE-P1754 (SPARC) стандарта, но не были официально испытан и сертифицирован SPARC International в качестве SPARC V8 требованиям.
В VHDL модель полностью synthesisable и содержит обобщенный скрипты для экземпляр Леонардо 1999.x, Synopsys FPGA-компилятор, Synopsys-DC и Synplify.Ориентация на 0.35 мкм КМОП-процесс (ворот-массив или STD-клеток), примерно в 100 МГц может быть достигнуто с воротами кол менее 30 Kgates.Процессор также вписывается в ******* или Xilinx FPGA XCV300.
1.ч ** P: / / www.estec.esa.nl/wsmwww/leon/
2.ч ** P: / / www.gaisler.com / leon.html
3.ч ** P: / / www.klabs.org / richcontent / software_content / software_and_ip_page.htm
* -> T
tnx26-03-2002
Под ред Super Модератор
Для получения информации о контакте ***** плаката.
Сделайте это только по электронной почте.
LEON является synthesisable VHDL модель 32-битные SPARC * совместимый процессор,
разработанный Европейским космическим агентством (ЕКА) для будущих космических миссий.Для содействия архитектуры SPARC и дать развитие системы-на-на-чипе (SOC) с использованием устройств SPARC сердечниками, ЕКА делает полный исходный код свободно доступен под лицензией GNU LGPL.
LEON изначально разработанные Йири Gaisler работая для ЕКА и Gaisler исследований в настоящее время работает по контракту ЕКА для поддержания и дальнейшего расширения этой модели.Несколько FPGA реализаций Леона было продемонстрировано, и первые прототипы ASIC были изготовлены и успешно протестировано Atmel-Нант.Процессор был широко испытана на архитектуре SPARC V8 ручной и IEEE-P1754 (SPARC) стандарта, но не были официально испытан и сертифицирован SPARC International в качестве SPARC V8 требованиям.
В VHDL модель полностью synthesisable и содержит обобщенный скрипты для экземпляр Леонардо 1999.x, Synopsys FPGA-компилятор, Synopsys-DC и Synplify.Ориентация на 0.35 мкм КМОП-процесс (ворот-массив или STD-клеток), примерно в 100 МГц может быть достигнуто с воротами кол менее 30 Kgates.Процессор также вписывается в ******* или Xilinx FPGA XCV300.
1.ч ** P: / / www.estec.esa.nl/wsmwww/leon/
2.ч ** P: / / www.gaisler.com / leon.html
3.ч ** P: / / www.klabs.org / richcontent / software_content / software_and_ip_page.htm
* -> T
tnx26-03-2002
Под ред Super Модератор
Для получения информации о контакте ***** плаката.
Сделайте это только по электронной почте.