N
nicoxp31
Guest
Привет,
У меня есть проблемы с использованием Synplify Pro v8.8 для моего FPGA дизайн потока.
Кажется, что этот инструмент позволяет retiming и pipelining реестр, где, как я заказал из проекта подать отключить любой retiming используя следующие команды set_options:# устройство вариантовset_option-технологии VIRTEX5set_option часть XC5VLX50set_option-пакет FF676set_option-speed_grade -1set_option-part_companion ""
# компиляции / отображение вариантовset_option-default_enum_encoding умолчаниюset_option-resource_sharing 0set_option-use_fsm_explorer 1
# эту картуset_option частот 25.000set_option-run_prop_extract 1set_option-fanout_limit 20set_option-disable_io_insertion 0set_option труба 0set_option-update_models_cp 0set_option-verification_mode 0set_option-модульной 0
set_option-retiming 0
set_option-no_sequential_opt 0set_option-fixgatedclocks 3set_option-fixgeneratedclocks 3Несмотря на это, кажется, что этот инструмент retimed некоторым регистрам:
##### BEGIN RETIMING ДОКЛАДА #####Retiming резюме: 2 регистры retimed 20
Оригинал и Pipelined регистры заменены retiming:u_ww.u_wwww.u_www.clk_bit_o_0
Новые регистров, созданных retiming:u_ww.u_wwww.u_www.clk_bit_o_ret[...............]
##### END RETIMING ДОКЛАДА #####Кроме того, я добавил в код синтез макро, с тем чтобы сохранить соответствующий реестр от любого возможного retiming используя следующие определения:;рег clk_bit_o / * синтез syn_preserve = 1 * /;Так что я должен делать для того, чтобы этот инструмент не удалить этот регистр (что действительно важно в моей конструкции BTW )..??
Большое спасибо,
Привет,
Джером
У меня есть проблемы с использованием Synplify Pro v8.8 для моего FPGA дизайн потока.
Кажется, что этот инструмент позволяет retiming и pipelining реестр, где, как я заказал из проекта подать отключить любой retiming используя следующие команды set_options:# устройство вариантовset_option-технологии VIRTEX5set_option часть XC5VLX50set_option-пакет FF676set_option-speed_grade -1set_option-part_companion ""
# компиляции / отображение вариантовset_option-default_enum_encoding умолчаниюset_option-resource_sharing 0set_option-use_fsm_explorer 1
# эту картуset_option частот 25.000set_option-run_prop_extract 1set_option-fanout_limit 20set_option-disable_io_insertion 0set_option труба 0set_option-update_models_cp 0set_option-verification_mode 0set_option-модульной 0
set_option-retiming 0
set_option-no_sequential_opt 0set_option-fixgatedclocks 3set_option-fixgeneratedclocks 3Несмотря на это, кажется, что этот инструмент retimed некоторым регистрам:
##### BEGIN RETIMING ДОКЛАДА #####Retiming резюме: 2 регистры retimed 20
Оригинал и Pipelined регистры заменены retiming:u_ww.u_wwww.u_www.clk_bit_o_0
Новые регистров, созданных retiming:u_ww.u_wwww.u_www.clk_bit_o_ret[...............]
##### END RETIMING ДОКЛАДА #####Кроме того, я добавил в код синтез макро, с тем чтобы сохранить соответствующий реестр от любого возможного retiming используя следующие определения:;рег clk_bit_o / * синтез syn_preserve = 1 * /;Так что я должен делать для того, чтобы этот инструмент не удалить этот регистр (что действительно важно в моей конструкции BTW )..??
Большое спасибо,
Привет,
Джером