FPGA реализации

[Nagu guptha]

Я делаю мой проект по реализации БПФ с использованием алгоритма cordic ...... когда мы поместили его на свой synthesies принимая 12-15 часов до полного ....... так PLS скажите мне wats проблема ..... . Проблема будет с нашим кодом или что-то другое ........

 

[tariq786]

Какой инструмент Вы используете.Я если вы используете Xilinx ISE Suite.Если у вас есть synplify Pro, вы можете быстро проверить, чтобы, если ваш код является проблемой.Другое попытаться уменьшить битной длины ваших переменных и синтезировать каждый модуль самостоятельно.

 

[shitansh]

Привет,

Кроме того, убедитесь в поддержке вашего синтеза инструмент, как будто вы используете Symplify то он не поддерживает двумерные массивы (Verilog).И все же вы будете стараться он принял слишком много времени, чтобы синтезировать его.Это лишь один пример.Еще одна вещь вы можете сделать, это добавить ограничение, как False путь и
т.д. Таким образом, это будет быстрее.

HTH

 

[Nagu guptha]

поблагодарить у очень многое ..... указания, которые дал у нас действительно помогли многим нашим отладки ошибок ......