FPGA определяются внешними часами

T

ttse7

Guest
У меня есть Altera Stratix II DSP совета и построили блики эротика процессоров внутри.Я стараюсь изгнать FPGA использовании часы от внешнего оборудования.Моя проблема заключается в форме часов внешнее оборудование не может водить PLL внутри FPGA.

Когда я следить за часами быть вкладом в ПЛИС, обязано цикла разнообразны, но meaured частоты еще 66 МГц.Теперь, блики иногда не работает в связи с внешними часами.

Эксперты, вы можете помочь?

Я могу использовать часы на диске блики с помощью FPGA встроенные часы, без каких-либо проблем.Мой проект нуждается в FPGA для работы с этой внешнего оборудования.Как включить два аппаратуры с двумя различными часы?

 
Вырезать следа от внешних колебаний и положить желаемых колебаний, или вы можете использовать PLL компонент от застройщика SOPC, и использование "оригинальной" OSC

 
Ты поставил внешние часы вход PLL?
В зависимости от точности устройства некоторые штифты указано быть тот, который необходимо ввести в PLL.
Взгляните на Stratix2 PDF, а затем перерезал след от часов и проводов его права PIN-кода.

 

Welcome to EDABoard.com

Sponsor

Back
Top