T
tooh83
Guest
Привет всем
И. помощью EP1C3 FPGA, -8 классов скорости, я хочу назначить свои внутренние часы
в качестве входного CLK с 4-разрядный счетчик которого VHDL код, как показано
лицо счетчик
порта (
позволить, CLK: в std_logic;
кол-во: из std_logic_vector (3 DOWNTO 0)
);
конец счетчика;
Архитектура себя от счетчика
Сигнал Inc: std_logic_vector (3 DOWNTO 0);
начинать
Процесс (CLK, включить)
начинать
если позволить = '1 ', то
если (clk'event и CLK = '1 '), то
Inc <= вкл 1;
кол-во <= Inc;
End If;
End If;
конце процесса;
конец себя;
Как я могу это сделать?Thnx заранее
И. помощью EP1C3 FPGA, -8 классов скорости, я хочу назначить свои внутренние часы
в качестве входного CLK с 4-разрядный счетчик которого VHDL код, как показано
лицо счетчик
порта (
позволить, CLK: в std_logic;
кол-во: из std_logic_vector (3 DOWNTO 0)
);
конец счетчика;
Архитектура себя от счетчика
Сигнал Inc: std_logic_vector (3 DOWNTO 0);
начинать
Процесс (CLK, включить)
начинать
если позволить = '1 ', то
если (clk'event и CLK = '1 '), то
Inc <= вкл 1;
кол-во <= Inc;
End If;
End If;
конце процесса;
конец себя;
Как я могу это сделать?Thnx заранее