K
kirgizz
Guest
Здравствуйте,
Я хочу для синхронизации на внутренних (в DSP) синусоидального с внешним TTL сигналом.
Это не я хочу, чтобы создать синус с той же частотой в соответствии с TTL сигнал, который подается к моему совету.
Я использовал для измерения периода внешнего сигнала TTL (по таймеру) и генерировать синус цифровом в моем DSP.
Хотя делать это я столкнулся с проблемой: в больших этапа шума (не точные измерения?).
Вот почему я думаю использования PLL (xx4046 серии).Я googled много и нашел пару идей.
Вот мой простой схеме:
TTL-> SIGin (PLL) -> PC2 (PLL) -> Loop Filter -> АЦП -> этапу и Синус (DSP) -> ЦАП -> Компаратор -> COMPin (PLL)Поэтому я не использую VCO в моей конструкции (DSP, а также NCO).И ссылка requency (SIGin) является 10 Гц ... 20 кГц.
Частота синхронизации должен быть очень точным ( - 0,001 Гц).Loop фильтр используется пассивный RC-ФНЧ.
Но я сомневаюсь, это решение хорошо для моей конструкции.
Во-первых, я прочитал о некоторых проблемах, связанных с ПФО, такие, как "мертвой полосы".
Во-вторых, с помощью PC2out я вижу странный сигнал (ничего не нравится Datasheet показывает мне).
Это 200 mVpp и не предвзято на высоком уровне, но impendance в oscilates от -100 мВ ... 100 мВ.
Если я использую петли фильтр на выходе я не вижу ничего, только шум на 5-10 мВ.
И, в-третьих, вопрос: является ПФО (PC2) для соответствующей операции в упомянутых частотных диапазона?Конечно, есть возможность осуществить PLL цифровой PLL качестве программного обеспечения.
Я прочитал пару статей о SPLL.SPLL довольно сложна для реализации, они?
А они подходят для низких частот (20 кГц это слишком много?).
Другим решением этой задачи приветствуются.
Спасибо за ваше внимание.Привет,
kirgizz
Я хочу для синхронизации на внутренних (в DSP) синусоидального с внешним TTL сигналом.
Это не я хочу, чтобы создать синус с той же частотой в соответствии с TTL сигнал, который подается к моему совету.
Я использовал для измерения периода внешнего сигнала TTL (по таймеру) и генерировать синус цифровом в моем DSP.
Хотя делать это я столкнулся с проблемой: в больших этапа шума (не точные измерения?).
Вот почему я думаю использования PLL (xx4046 серии).Я googled много и нашел пару идей.
Вот мой простой схеме:
TTL-> SIGin (PLL) -> PC2 (PLL) -> Loop Filter -> АЦП -> этапу и Синус (DSP) -> ЦАП -> Компаратор -> COMPin (PLL)Поэтому я не использую VCO в моей конструкции (DSP, а также NCO).И ссылка requency (SIGin) является 10 Гц ... 20 кГц.
Частота синхронизации должен быть очень точным ( - 0,001 Гц).Loop фильтр используется пассивный RC-ФНЧ.
Но я сомневаюсь, это решение хорошо для моей конструкции.
Во-первых, я прочитал о некоторых проблемах, связанных с ПФО, такие, как "мертвой полосы".
Во-вторых, с помощью PC2out я вижу странный сигнал (ничего не нравится Datasheet показывает мне).
Это 200 mVpp и не предвзято на высоком уровне, но impendance в oscilates от -100 мВ ... 100 мВ.
Если я использую петли фильтр на выходе я не вижу ничего, только шум на 5-10 мВ.
И, в-третьих, вопрос: является ПФО (PC2) для соответствующей операции в упомянутых частотных диапазона?Конечно, есть возможность осуществить PLL цифровой PLL качестве программного обеспечения.
Я прочитал пару статей о SPLL.SPLL довольно сложна для реализации, они?
А они подходят для низких частот (20 кГц это слишком много?).
Другим решением этой задачи приветствуются.
Спасибо за ваше внимание.Привет,
kirgizz