D триггера делителя частоты

S

spicer

Guest
Я хочу знать, как проектировать высокие скорости (до 800 МГц) D триггера делителя частоты. И я тоже хочу знать, если это D триггера необходимо сбросить порт. Может кто-нибудь мне помочь? Спасибо заранее.
 
[Цитата = Спайсер] Я хочу знать, как проектировать высокие скорости (до 800 МГц) D триггера делителя частоты. И я тоже хочу знать, если это D триггера необходимо сбросить порт. Может кто-нибудь мне помочь? Спасибо заранее. [/ Цитата] привет простым способом является использование стандартных элементов вашего литейного обеспечивает. ли сброс или набор портов необходимы зависит ваш программируемый делитель. Джефф
 
[Цитата = jfyan] [цитата = Спайсер] Я хочу знать, как проектировать высокие скорости (до 800 МГц) D триггера делителя частоты. И я тоже хочу знать, если это D триггера необходимо сбросить порт. Может кто-нибудь мне помочь? Спасибо заранее. [/ Цитата] привет простым способом является использование стандартных элементов вашего литейного обеспечивает. ли сброс или набор портов необходимы зависит ваш программируемый делитель. Джефф [/ цитата] Триггеры использовать из стандартных элементов, возможно, не сможет работать на этой частоте, вы должны проверить это хорошо перед ее использованием. Необходимость сброса порта зависит от типа счетчика вы используете, и резервный энергопотребление вы ориентируетесь.
 
Вы можете использовать CML DFFs или TSPC DFFs для получения высокой скорости. Все это в describled в РФ микроэлектроники Разави.
 
800 МГц не является такой высокой частоты. U не нужно идти на CML для этого ... Конечно, это зависит от технологии. Но у меня есть ощущение, что ХМЛ не нужен. По его внешний вид, иг пытается дизайн пользовательского флопе. Простые Master-Slave модели (содержащие передачи ворот, как контролируемые переключатели) должны быть хорошо для частоты ур целью .. Размер передачи ворота должным образом, чтобы получить хорошие установки / удержания раз. Требование для сброса / заданный зависит от использования флопе. Если вы используете его для синхронизации данных из или использовать в регистр, то его неплохо было бы сбросить. Если вы используете только его защелку некоторую информацию, то сброс не может быть необходима. Надеюсь, это поможет ..
 
Вы должны использовать ХМЛ структуры.
 
[Цитата = laglead] Вы должны использовать ХМЛ структуры. [/ Цитата] Почему "должен"?? Я создал пользовательский флоп, который работает до 2 ГГц в 130-нм технологии с нормальной логикой только. Именно поэтому я сказал, что это зависит от технологии .. Это не является обязательным для использования CML здесь ..
 
Я второй не использует CML, если можно. CML обратно в CMOS с высокой скоростью занимают много энергии и является еще одним осложнением.
 
Я использовал TSPC в моей конструкции, и она работала хорошо в частотах, больших, чем 8oo МГц, просто в отличие от CML, поэтому я советую использовать TSPC. но у меня есть одна проблема, которая требует моей конструкции DFF, который работает в 2,4 ГГц и TSPC не работает хорошо в этой частоты и все проекты пытались (в том числе ХМЛ), хотя не сказано, в газетах, что они могут работать на этой частоте . Я знаю, что отсутствуют некоторые вещи в обеспечении siutable значения W и L, но кто-то опыт, чтобы сказать мне, что делать?
 
Что такое технология, что вы используете?
 
Я использую [б] TSMC (0,13 и) [/B] я могу достичь такой высокой частоты с использованием этой технологии?
 
Да, это можно пойти выше 2.4G в TSMC 0,13. Я сделал TSPC делителя, которые выросли примерно до 4,5 г (до топологии добычи низким VT вариант.) Конечно, если вы пытаетесь использовать его в качестве общего D-FF с логикой между D-ТФ, это уже другая история ....
 
[Цитата = Ахмед Толба] Я использую [б] TSMC (0,13 и) [/B] я могу достичь такой высокой частоты с использованием этой технологии? [/ Цитата] Если вы используете низкие процесс В.Т., он обязательно должен быть возможно ...
 
это possibe в 0.18um технологию, чтобы дать часы 6 ГГц. Я пытаюсь дизайн синтезатор частоты, которая работает при 6 ГГц.
 
да 0,18 кольцо oscillaotr может дать у этой скорости 6 ГГц, даже у можете получить больше с ЖК и у можете использовать логику CML делать перегородки, но это будет хорошо experince khouly
 
CML, безусловно, не является необходимым, разумным (
 
[Цитата = khouly] да 0,18 кольцо oscillaotr может дать у этой скорости 6 ГГц, даже у можете получить больше с ЖК и у можете использовать логику CML делать перегородки, но это будет хорошо experince khouly [/ цитата] спасибо за ур предложение. ОК, если быть точным я проектирования Прямой цифровой синтезатор частоты. Мне нужна часы 6 ГГц для его функционирования. Разве я еще быть в состоянии сделать это с помощью кольцевого генератора? я пытался разработать флип-флоп и затем впоследствии regsiter работать при 6 ГГц. но я максимально жвачку получаете 1,25-2Ghz ..
 
у необходимо генерировать часы, или просто хотите, чтобы дизайн filpflop khouly
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top