Config CPLD (срочных, неотложных)

[wshmelb]

Привет, всем!
Я использую Altera CPLD - EPM7128SLC.
если я использую одной из досок Альтера университета, CPLD может быть очень легко configed.
Проблема в том, что я проектирования мои цепи, как часть моей схеме, я хочу использовать JTAG-Пен (TDI, TDO, TMS, TCK), чтобы делать вещи ISP.

Первая проблема: после того как я скомпилировать код в моем MAX II 10,2, с одного из файлов, порожденных MAX, это XXX.rpt
Этот файл показывает все Pin конфигурацию, много портов ввода / вывода остается как зарезервированные порты и эти порты не подключены ни к чему.Я считаю, что это не хорошо, если я позволю ввод float.So КМОП-логики я хочу, чтобы убедиться, являются ли эти порты защищены действительно связаны с НИЧЕГО!

Вторая проблема: одно вещей в файле XXX.rpt, контактный TDO.Что мне делать с этим PIN-код?Потяните вверх, опустите или не связаны?

Последняя проблема: Я также сделал другой печатной плате, он программист, используется только для программирования CPLD.С ByteBlaster II Download Cable, я связал VCC, GND, TDI, TDO, TMS, TCK и все Потяните вверх / вниз, резисторы.А остальные неиспользуемые вывода и вывода позволить булавки?Должен ли я определить их так же, или просто дайте им Float?

Спасибо

 

[Sp]

Существует несколько вариантов неиспользованные Pin ...

В quartusII
на присвоение (меню) -> Устройства -> Устройства Pin Функции ...--> выберите вкладку Неиспользованные Pins -> Select U WAD хотят WTH все эти неиспользованные Pin ...

How U создать программист? ...Я тот U просто необходимо установить программное обеспечение, WTH кабеля ByteBlaster II ...U уже способны программа CPLD / FPGA ...

Я Море некоторые из Университета платы, а ....Altera совета университета действительно интересно,,, микросхемами в самом деле не те дешевые один ...Очень хороший ...

U WAD Море сделали WTH борту ...виде совместного доступа ...

привет,
Sp

 

[wshmelb]

Я также попытался в Ку (AT) rtus II, как Вы сказали, вариантов за неиспользованный булавки, Tri-заявил входных / выходных землю вождения / вывода вождения неопределенного сигнала.Я выбрала три-заявил ввода.Самое смешное, я не могу выбрать выходной вождения землю.Вы знаете, почему?
Также на напряжение (одного из вкладки в устройстве & Pin Options), по умолчанию I / O стандарт должен быть установлен как TTL / LVTTL или LVCMOS??
Если я конфигурации все колья, компиляции проекта, я должен получить файл, который обладает всей информацией о контактных конфигураций. (Как XXX.rpt файл в MAX II).Что соответствующий файл в Ку (AT) rtus II?
Я могу загрузить свой дизайн в CPLD, который находится на борту "Альтера университете, и я это проверял частью моей конструкции, она работает.
Так что теперь у меня есть два других вариантов,
I) строить свою собственную PCB, которые используются для конфигурации CPLD только оно 5X2 мужчины заголовке, сидя на доске, так что я могу подключить скачать кабеля.моя проблема в том, что Dont Я знаю, как соединить эти порты ввода / вывода и вывода позволить булавки!
II) CPLD, что это часть моей схеме, после сконфигурировать его, я должен положить его в мою схему.Как вы знаете, включен JTAG.так что я могу переконфигурируйте CPLD рамках этой схемы.Мне нужен пример / схеме, чтобы показать мне, как именно связаны эти неиспользованные PIN-кода.

Как вы знаете, эти компоненты не являются дешевыми.У меня есть только одна EPM7128, и один PLCC-84 розетка.Так что я должен получить все, что делается в одном кадре, ни тропы & ошибку.

И спасибо за Ваш ответ

 

[Sp]

фактически ур вопросы слишком заранее, чтобы я отвечал ....но у всегда можете перейти на сайт Альтера ...зарегистрировать учетную запись ...то и B будет возможности использовать "mysupport" ...Altera моей поддержки является лучшим онлайн Я поддерживаю видел ....сервисный инженер реагировать на Ура проблема в очень быстрое время, и они действительно способны решить ур проб ...Сразу попробовать ...

Я думаю, условно ...для программирования на ПЛИС мы используем термин "Настроить" ...и программа CPLD мы используем термин "программа" ..правда?

Я совершенно запутать из Ура Post ...U Море совет Университета ...Также и у Море чипов CPLD?я правильно? ...и и пытаются создать собственный совет WTH U Море чипов CPLD?

Y Dont U просто использовать совет университета пришел WTH чип внутри? ... Ю. необходимости создать еще одну за другой PCB CPLD?

привет,
Sp

 

[wshmelb]

^ _ ^, Yep.Ура права.Я имею в виду, что по конфигурации фактически программой.
Ну, собственно, мы делаем R школьного проекта - дизайн очень простой цифровой камеры.
Как часть проекта, я буду использовать PLD.Я спроектировал FSM, 19-разрядного двоичного счетчика с асинхронный сброс, некоторые другие логические и мультиплексирования.Выходит, что для CPLD является лучшим выбором для реализации моей конструкции.
Мы хотим, чтобы все на одной доске. (Датчик изображения, CPLD, SRAM, MAX232, UC .....).Вот почему мы не хотим использовать совет Университета.

И, я только что подписал поддержки Альтера онлайн, ожидая ответа.

Благодарю вас так много для меня, что говорю.

ура

 

[Sp]

Я всегда использую Альтера mysupport ...и я всегда получу качественные решения, там ...

Я Море одно предложение для u. ..Y Dont U просто использовать ПЛИС ...как циклон, Cyclone II, Stratix (II) ..цена выше, а то и B будет более удобен как U Dont Море использовать цС ...и CPLD WAD ур делать можем поместить внутрь ... ПЛИС FPGA настоящее время может очень вписывается в очень больших дизайна ...

Вера только THT ПЛИС SRAM база,,, выключите питание затем Everythings Gone ...однако, можно использовать для настройки EEPROM FPGA каждый раз она запуске ...

Ура школа действительно заранее THT для студента, чтобы сделать такой проект ... отдельный проект? ..

How U Gonna пайки SMD вещи? ...Как сделать JTAG prgramming вещей? ... Как узнать, какие шпильки в CPLD для программирования & которого для глобальной CLK ...How U получить эти информацией, я читал таблицы, но не может получить THT ..

надежде узнать больше ...

привет,
Sp

 

[jay_ec_engg]

Его всегда можно дать PU / PD вариантом для всех управления контактами PLD, особенно JTAG Pins Else If TMS TCK булавки или переключает то машина JTAG государство войдет в Randon государство, которое может создать проблемы.Используйте стандартные PU / PD дизайн Предоставлено Altera с таблицами или PLD ByteBlaster / таблицу разрядных Blaster.Убедитесь, что Ур совет проводит свою напряжения требования.