8 бит регистра сдвига в едином Slice

[balajir]

Привет.,

Я настоятельно требуют Verilog код для 8-битный сдвиговый регистр в одном фрагменте.,

Я могу Дизайн нормальный регистров сдвига, в 5 ломтиками, но я хочу его в 1 или 2 CLBs,

Пожалуйста, если кто-то может дать мне код или можете мне сказать, как оптимизировать ее Atleast она будет больше

Спасибо

 

[nand_gates]

См. ссылку ниже ...
http://www.informatik.uni-kiel.de/inf/Schimmler/lesezeichen/XilinxAppNotes/xapp465.pdf

 

[balajir]

Ммм ...Сайт U показал ли THT., штука. Я могу просто взять 1 бит из LUT одновременно., декоративные да Thts 1 ломтик я согласен., но

Мне нужно 8 бит из него @ время.,

Я имею в виду принять 8 бит @ время.,

Я реализовал SRL16, которые могут сделать работу в 8 СНМП, т. е. в 4 ломтика,

но Гадаю., если он когда-либо возможности сделать это в 1 ломтик. Я имею в виду не только принимать 1 бит. из LUT, но 8 бит @ время.

 

[xstal]

Эй,
для разработки 8-битный регистр, нужно иметь физический 8 выходов в одном CLB.К сожалению, мы Не имеете.Нет кода может быть записан на создание такого дизайна, который не имеет физического существования.