фактор масштабирования в Verilog для БПФ по переполнению выпуск

[siva_7517]

Привет,

Я проектирование 8 БПФ по 16 бит на входе алгоритмов с фиксированной точкой.В конце концов, я с трудностями в вопросе переполнения.Моя кодирования в Verilog.Когда я добавил он становится 17-битовой которая переполнения.Могу ли я получить простой код на Verilog о том, как сделать фактор масштабирования?Thanx

Шива