сомнений в системе Verilog

[deepu_s_s]

мы можем синтез с использованием системных Verilog?

Если это так, что синтез использование инструмента для системы Verilog

 

[aji_vlsi]

deepu_s_s пишет:

мы можем синтез с использованием системных Verilog?Если это так, что синтез использование инструмента для системы Verilog

 

[deepu_s_s]

ajitha привет!Так я могу использовать Synopsys DC как инструмент для синтеза Verilog система

 

[shiv_emf]

Да Deepu U DC можно использовать для синтеза
но несколько функций (конструкций) в системе Verilog не могут быть синтезированы !!.......

 

[deepu_s_s]

Шив привет!

Can U Gimme Some пример функции?

Thx
Deepu

 

[satyakumar]

HI Deepu,
Следующие функции не синтезируемых.
1) распакованы союзы
2) объявления переменных в пакетах
3) статические функции и задачи, заявил в пакетах
4) двух переменных состояния логика имеет некоторые проблемы при синтезе

 

[atuo]

deepu_s_s пишет:

мы можем синтез с использованием системных Verilog?Если это так, что синтез использование инструмента для системы Verilog

 

[satyakumar]

atuo пишет:deepu_s_s пишет:

мы можем синтез с использованием системных Verilog?Если это так, что синтез использование инструмента для системы Verilog

 

[deepu_s_s]

Thx всем U.У меня прояснилось сомнения