создан Время флип-флоп изменения в дизайне ASIC?

[vlsitechnology]

Ли созданы Время флип-флоп изменения?Когда мы делаем любого проекта в ASIC Design
Я имею в виду какой-либо сессии (prects, postcts, postroute и т. д.) не изменяется
Ответ мне
Пока

 

[Amruth]

привет,
Да, это может измениться, потому что меняется убил остроумия и нагрузки

Я надеюсь, Itll U Помощь

 

[vlsitechnology]

Но этого никогда не произойдет, я думаю, BCZ thsose значений уже определены. Lib право?Итак, как же это изменить?

 

[lakshman.ar]

Привет every1
ТГУ doesn't FF изменяются ли у делать предварительные макет или пост-макета или ....B4 или после CTS!

Но только время между FF Вары, соз есть
1) задержка клеток
2) задержка межсоединения

hwever только из-за задержки, связанные с соединяющая варьироваться b4 и после выплаты!

COS в предварительном длин расположение проволоки рассчитаны с использованием WLM и в пост-макета использовались RC паразитных ценности ...Поэтому сроки анализа меняется!

 

[sesl33]

vlsitechnology пишет:

Но этого никогда не произойдет, я думаю, BCZ thsose значений уже определены. Lib право?
Итак, как же это изменить?