разъяснений

P

pavanvkulkarni

Guest
Здравствуйте,
Я copule разъяснений спросить:
1) Когда мы смотрим на RTL схему конкретной реализации, что мы должны ожидать? ..является поведенческой кодирования лучше или структурного кодирования лучше в плане того, каким минимальным RTL схеме появляется ....В идеале я думаю, структурная реализация должна дать мне простые аппаратные сравнению с поведенческими, но я считаю, что наоборот на практике ....Пожалуйста, поправьте меня, если я неправ

2) Есть ли способ просмотра ворот уровня в схеме .... инструментом XilinxЯ в настоящее время работает с ISE 7.1i .....Кроме того, есть ли какие-либо положения для просмотра "критический путь" в моем осуществление .....а именно: путь, который приводит к максимальной задержки в осуществлении.

3) Мы написал кода .. (очень большой ... около 2000 линий) и отлаженная его надлежащей пока мы обнаружили, что поведенческого моделирования и послевузовском месте и маршруте соответствия результатов моделирования (с использованием ModelSim )....Но, несмотря на это, мы обнаружим, что после его загрузки на ПЛИС мы не можем получить желаемый результат ......
У вас есть предложения, как этого добиться теперь ??...
Спасибо,

Павана

 

Welcome to EDABoard.com

Sponsor

Back
Top