порогового напряжения транзистора.

W

wccheng

Guest
Уважаемые,

У меня есть несколько quesitons о пороговое напряжение КМОП.Я надеюсь, кто-либо мог ответить на него.Благодаря в первую очередь.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Улыбка" border="0" />По той же конфигурации схемы (общепринятая источника) и при тех же смещения и той же пропорции два NMOS (один 10 / 1 и Вторая 100/10), то почему пороговое напряжение 100/10 выше, чем 10 / 1?Собственно, там Vsb = 0 в два случая.

Спасибо

wccheng

 
Причины Канал-напряжений кузова отличается таким Вт отличается от двух transistor.For более подробно смотрите на стр. 106-111 в книге Яннис Tsividis, операции и моделирования МОП-транзистор, 2nd Edition.

 

Welcome to EDABoard.com

Sponsor

Back
Top