получить макет из кода VHDL?

[mazelk]

Привет ....

Я просто сделал VHDL кодов для микропроцессора модуля (ALU, registres, PC и т.д.).Кроме того, я сделал основных ворот в макете (NOR, NAND, Exor, не), применяя Mentor IC.

Как я могу получить, глядя на эту microprocesor, используя Mentor ИЦ??

Спасибо заранее ....

 

[flyankh]

mazelk пишет:Я просто сделал VHDL кодов для микропроцессора модуля (ALU, registres, PC и т.д.).
Кроме того, я сделал основных ворот в макете (NOR, NAND, Exor, не), применяя Mentor IC.Как я могу получить, глядя на эту microprocesor, используя Mentor ИЦ??

 

[jaxshai]

Если вы сделали вашу RTL кодирования.Вы должны сделать синтез получил библиотеки зависят Netlist.
Затем вы можете сделать P & R, наконец, делать отображения "получать"
полный макет.

Как Flyankh сказал, все библиотеке имеется литейный

 

[mazelk]

Я имею в виду, если у меня есть основная ворот (как ни, NAND, а не, XOR) как расположение клеток в Mentor IC, как я могу получить полный макет (не floorplaner. Я хочу получить чертеж с polysilice, диффузий, металлы, Контакты и т.д.).У меня есть все RTL кодами VHDL.

Любой знает, как?

 

[flyankh]

Привет mazelk

Почему вы так настаиваете на использовании Вашего макета? STD клеток не хуже, чем у вас

flyankh

 

[brain79]

Есть много способов сделать макет, и, когда Ур в отрасли Вы принимаете то, что уже сделано, но, РВП не исходит от ветра, что делается для людей, как mazelk, так что не говорите ему "это будет сделано, ", помочь ему, и вы узнаете, как получить лучшую производительность в макете

 

[CDRCDR]

Если у вас есть только VHDL, и вы eithe построить стандартную ячейку самостоятельно, вы можете положиться на стандартные клетки от некоторых поставщиков, а затем использование sysnopsys синтезу и получить окончательный макет

 

[electronrancher]

что интересно мне - я не делаю Digital.(на самом деле, я думаю, что вы не в том форуме, но кого это волнует!)

Вы говорили, что резюме может маршрута стандартного формата ячейки из VHDL?

Я использовал бесплатную программу, которая может электрических каналов стандартного маршрута клеток структурных VHDL, но не может преобразовать поведенческих VHDL в структурный.Для тех из вас, не знакомы, структурно аналогична схеме - INA из nand2 подключены к Из nand1.полезна, но не большим, поскольку вам придется тратить целый день делает схему в любом случае.Я хочу написать свое состояние машины в поведенческой, а затем компилировать в простой набор ДФФ, NAND, NOR, INV, канала и т.д. Затем маршрут ОК.

любое использование этого потока?Просьба дать специфику, я хотел бы, чтобы ваши примеры, если это возможно, или слышать о том, как это было сделано.

спасибо!

 

[StevenL]

Интересная тема,

Я в настоящее время пытается получить немного макет в VHDL для использования в моей смешанной чипа сигнал.Есть ли у вас какой-либо информации или учебник по обеим станциям Mentor IC или кремния Ансамбль о том, как это сделать?

Поздравления,
Стив