память дизайн для 10 на 10 матрица в VHDL

A

ammassk

Guest
Уважаемые все, что я реальный номер находится в текстовом файле, который хранится в виде 10 на 10 матрице. Мне нужно хранить эти значения в LUT. После этого мне нужно сделать два отдельных память для величины всех этих ценностей и расписываться за всех типов реальных values.Which оперативной памяти я должен использовать для хранения этих значений для реализации этого в FPGA? Кто-нибудь может дать VHDL код для этой памяти?
 
Прежде всего, вы не будете с использованием действительных чисел. Вы будете использовать с плавающей точкой через 32 std_logic_vectors немного. Так что, если вы нуждаетесь в матрицу 10х10 вам нужно 128x 32 барана. Это довольно легко. Если вы пытаетесь получить доступ ко всем 100 значений simulataneously, где я предлагаю вам начать читать на цифровой логики.
 
Это довольно легко. Если вы пытаетесь получить доступ ко всем 100 значений simulataneously, где я предлагаю вам начать читать на цифровой логики. Я не понимаю, что вы, упомянутые в настоящем. Пожалуйста, дайте мне четкое представление об этом
 
Что он означает, что для матрицы 10x10 вам нужно оперативной памяти с 128 записей, 32-бит. Осуществление которых должно быть достаточно легко.
 
Что он означает, что для матрицы 10x10 вам нужно оперативной памяти с 128 записей, 32-бит. Осуществление которых должно быть достаточно легко. Спасибо. Но, сэр самом деле я спросил реальные с плавающей точкой преобразования относительно. Есть ли пример кода для этого?
 
Есть ли примеры кода доступны для чего? Не могли бы вы попробовать перефразировать вопрос, чтобы предотвратить нас от необходимости догадаться, что это должно было означать?
 
У Youi проанализировать вашу проблему полностью? Вы действительно нуждаетесь с плавающей точкой? FP дорого реализовать в FPGA с большими задержками. Вы исследовали фиксированной точкой?
 
моя проблема в том, чтобы хранить все эти реальные значения в memory.So мне нужно сделать операцию чтения файла, реально немного преобразования векторных и memory.Here я прошу для преобразования реальным битового вектора. Мне нужно код для этого преобразования сэр
 
Вам не нужно будет преобразовать в битовый тип, потому что если вы послали значения с ПК, они были бы уже в 32 бит формата IEEE. Реальные типы не подходят для синтеза. Они предназначены для моделирования или настройки значений.
 
ОК сэр. Мой входных значений в декодер реальные ценности. Это не синтезируемые. Тогда как я могу реализовать эти декодер в FPGA?
 
Как они вышли из ПК? если они отправлены с помощью ПК в режиме реального времени, они бы просто 32 битных значений. Если они являются постоянными, они могут все еще быть 32 битных значений. Вы не должны использовать реальные типа (но вам придется использовать операции с плавающей точкой ядра IP)
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top