ошибки в синтезе

N

Nagu guptha

Guest
Я написал Verilog кода для raotaion CORDIC (для заданного вектора ratate заданных входных угол). Синтаксиса и штраф моделирования работы, но столкнулся с огромными нет ошибок при синтезе.Пожалуйста, помогите мне разобраться в смысле ошибку нижеОШИБКА: XST: 1706 - Группа <rotation_cordic>: порт <l9_44_index0000> логики узле <l9_44_cmp_eq0000> не имеет источника
ОШИБКА: XST: 1706 - Группа <rotation_cordic>: порт <mux0005_index0000> логики узле <mux0005_cmp_eq0000> не имеет источника
 
Я думаю, если вы щелкаете в Xilinx ISE на ошибку, он может принять вас Xilinx сайт, где можно увидеть решение.Остальное Google использовать эти ключевые слова

ОШИБКА: XST: 1706 или

эта страница (внутри можно найти ошибки 1706 растворе)

http://www.stanford.edu/class/ee108b/labs/lab2_faq.htm

 
Thank U очень ......., ур руководство действительно полезно.

 

Welcome to EDABoard.com

Sponsor

Back
Top