определения частоты большое дизайн

[tariq786]

Я хочу, чтобы определить максимальный частота большая конструкция (кодированный в verilog).Я знаю, что можно делать статические сроков анализа.Но как определить, какие пути являются ложными путями, и пути, которые состоят из нескольких путей цикла.Мой дизайн не имеет множителей или любой вещи, как то, что может помочь мне определить несколькими путями цикла.

Во-вторых, если можно определить частоту, используя статический анализ времени, я не смог запустить должность синтеза сроков моделирования с использованием этой частоте, как я получаю времени нарушения, такие как установка времени и проводить time.I придется увеличить CLK период в 10 раз или так, чтобы за эти нарушения сроков.Вопрос заключается в том, чтобы обеспечить многорежимный ограничений которые встретились во время поста синтеза моделирования.

Как важно сделать должность синтеза ворот уровне моделирование? Я нашел это будет очень важно знать, что инструмент синтеза делал свою работу правильно, и что ваши результаты моделирования совпадает с золотым (до синтеза) функционального моделирования.

Любые учебники или ссылки на полный цикл разработки будут высокую оценку.Большое спасибо.

 

[owen_li]

Привет.
Для выявления ложного пути и многорежимный путь, я некоторые комментарии:
1.общаться с логикой дизайнеров.они имеют лучшее представление о конструкции, и даст вам несколько ценных точек
2.наведения порядка 10-20% наихудших пути, после того, STA.если проанализировать Есть некоторые исключения сроков путь.
3.Я слышал, что Существуют некоторые инструменты, которые могут указаны ложные пути / многорежимный
путь.Может быть, Вы можете это Google.

Для highese частоты, я думаю, вы должны сообщить ваш клиент, и
бэкэнда вашей команды параллельно.По моему мнению, вы можете определить вашу higheset тактовой частоты, используя слабый запас.Вы можете оставить 15% -20% положительных слабый по сравнению с часами период, когда вы запускаете нулевой провод нагрузки сроков анализа.

За воротами уровень моделирования, я не думаю, что крайне важно, до завершения размещения и монтажа.Мы usuallly предоставить netlist и SDF файл вернуться к логике проектировщиков.Тогда они будут anotate этот файл в инструмент логического моделирования, чтобы увидеть, если Существуют некоторые проводят / установка ворот, когда нарушение уровень моделирования.

Спасибо!

 

[tariq786]

Привет Owen_li,
Спасибо вам за замечание.Я Град студент, и я все, что Я есмь логики дизайнер, я клиент, и я с задней группы.

И что теперь?

N't Есть ли какие-либо примеры или учебники, которые объясняют весь дизайн потока.

Еще раз спасибо за тот вклад.