множителя частоты

[Guest]

привет всем
Какие схемы или methdology используется для множителя частоты? Мы знаем о делитель частоты, которые используют методы, как счетчики, чтобы разделить frequecy.how freqency multilpier осуществляться в фишек, таких как FPGAs?

 

[IanP]

Наилучший способ умножения частоты на основе PLL.
Здесь у вас есть ссылка на "PLL's
In Циклон II" FPGA:
http://www. @ ltera.com/products/devices/cyclone2/features/cy2-pll_features.html
http://www. @ ltera.com / поддержка / устройства / pll_clock / Основы / PLL-basics.html
Привет,
IanP

 

[Kaiser]

- Серийный тиражирования модуля --

Модуль MULT (CLK, нагрузка, Айн, BIN, EB, сделано);

ввод CLK, нагрузка; / / час и нагрузок / запуска сигнала
вход [31:0] Ain, BIN;
/ / Мультипликации и множимое из N битов
производства [63:0]
Е.Б. / / продукт 2n бит
вывод сделали; / / продукт-сигнал готовности

рег [31:0]
A / / проведет копию множимое
рег [63:0]
Е.Б. / / проведет мультипликации и продуктов
рег сделали; / / умножению сделать, и результат готов сигнала
рег [5:0] I; / / умножению петля борьбе

первоначальный начала сделали = 0; I = 0; конца
/ / Запуск с сделал ложные и борьбы с нулевой цикл
/ / Чтобы исправить функцию 'всегда' блок ниже

проволока [32:0] S = EB [63:32] ((EB [0])? A: 32'd0);
/ / 'S' всегда удерживает сумму из accum продукции
/ / И низкого порядка мультипликатора раз
/ / Множимое

всегда @ (posedge CLK) начала / / что это тактовая система
если (нагрузка
И И (I == 0)) начать / / начало MULT по загрузке, если Idle (I == 0)
Готово <= 0; / / еще не сделали
A <= Айн / / загрузить множимое
Е.Б. [63:32] <= 0; / / нулевой накопленной продукции
Е.Б. [31:0] <= бин / / нагрузки множитель
I <= 32 / / установка петель борьбе
конец
если (I! = 0) начала / / если multiplicant в ходе
Е.Б. [63:0] <= (S, EB [31:1]);
/ / Комбинированных обновление accum
/ / Продукты и сдвиг множителя
I <= I-1; / / decr петля кол
если (I == 1) сделали <= 1; / / мы сделали еще?
конец
конец

endmodule
Извините, но вам необходимо войти в аккаунт это вложение

 

[dBUGGER]

привет,
PLL или DCM (Цифровые часы менеджер) используется для достижения частоты умножения / разделения или часы фазовая.

С уважением,

 

[eeeraghu]

Цифровые часы Manager автоматически управляет частотой умножение и деление в зависимости от необходимости ввода и outpu условии некоторых ограничений

 

[Guest]

Большое спасибо за помощь мне out.Will кто из вас, понятно, что это DCM

 

[silencer3]

DCM это цифровые часы Manager.Это отдельный инструмент Xilinx ISE.с помощью этого мы можем создать CORE, которые мы можем начать в нашей ГАПС дизайн и использовать его для каких-либо Frequecny манипуляций, таких как умножение и деление.

 

[eeeraghu]

Вместо того чтобы настроить часы PIN для подключения непосредственно к внутренним часам дерева, что PIN-код может быть использована для привода специального жесткого проводной функцию, называемую clockmanager, что порождает ряд дочь часов.Дочь эти часы могут использоваться для привода внутренних часов или внешнего дерева O / P булавки, которые могут быть использованы для предоставления услуг clocking с другими устройствами на хост платы.

каждое семейство FPGA
в их собственных вида часов менеджер.

привет
raghu

 

[nhoctop]

Спасибо за вашу помочь.Но может кто-нибудь дать мне один пример реализации в FPGA и волны часы умножения?Мне нужно очень много.Спасибо за Ваши добрые!