многотактной пути или ложный путь?

[ViJu]

Если мы посылаем данные из одного часы (скажем, медленный CLK) домена на другой домен часы (говорить быстро CLK), то какие ограничения мы должны дать при этом синтез или STA.Пожалуйста, обратитесь диаграмме приведены здесь.
Существует общее руководящее положение, когда все данные пересечения CLK домена в ваш дизайн, дать cosntraints set_false_path-от clk1 к CLK2.

Но если мы имеем дело как показано на прилагаемой диаграмме, то мы должны дать мультициклов ограничений, как:
set_multicycle_path 2-Setup-End-от clk1 к CLK2

или ложно constriant путь, как:
set_false_path-от clk1 к CLK2

Пожалуйста, помогите мне понять использование двух важных exeptions сроки.

 

[rjainv]

Какова взаимосвязь между сигналом о CLK1 и CLK2?

Идут из того же источника?является одним разделить другие версии?Какова наименьшая разделение, которое может быть между краями CLK1 и CLK2?является то, что детерминированные?

 

[Guest]

Я думаю, мы должны set_falsepath команды в данном случае, поскольку doent сколько бы времени между различными доменами часы она принимает мы должны указать, что путь, ложный путь.
Пути между часами областей мы удалить временные ограничения, означают, что мы должны установить ложный путь только, если у мультициклов набор (2) пути команды, а затем снова попытаться инструментом для оптимизации пути 2 такта, но мы не хотим, чтобы оптимизировать на всех
Спасибо

 

[ViJu]

rjainv пишет:

Какова взаимосвязь между сигналом о CLK1 и CLK2?Идут из того же источника?
является одним разделить другие версии?
Какова наименьшая разделение, которое может быть между краями CLK1 и CLK2?
является то, что детерминированные?

 

[Guest]

Ключевым моментом здесь является, как упоминалось rjainv - отношения между clk1 и CLK2.
если они получены от часового же и они имеют какое-то отношение, которое можно определить, то имеет смысл иметь STA по этому пути.
Однако, если у вас нет какого корреляция между этими часами т.е. они полностью асинхронные то я бы установить ложный путь там.

надеюсь, что это помогает,

ND

http://asicdigitaldesign.wordpress.com

 

[Guest]

Если вы хотите оптимизировать пути, я чувствую лучше установить задержку MAX между этими двумя часами, конечно же, чтобы установить реалистичные задержки макс вам понадобится отношению корабле между двумя clks как rjainv и Нир указали.

 

[ljxpjpjljx]

Да, сначала вы должны решить, будет ли clk1 и CLK2 взяты из общего источника!Затем вы можете увидеть логику синхронизации между двумя часами домен!Затем вы можете сделать какое-то решение, следует ли вам установить ложный путь или мультициклов пути!

 

[rjainv]

Во-первых, что такое дизайнерский замысел?

До сих пор мы понимаем, что, если они из того же источника и детерминированных отношений, мы можем время их в STA, и убедитесь, что нет места / проведет нарушения на передачу данных.

Но, если они не идут из того же источника часы, и мы заключаем, что часы эти домены асинхронные, мы должны не слепо false_path них.
Если ее Async пересечения,
а) не должно быть либо автоматом на этом пути (я могу увидеть список облако в фигуре, так что это не является частью синхронизатора пересечения уверен),
б) или должны быть данные по пути квалифицированного контроля путь, который будет синхронизирована по отдельности.
С), или должно быть статическим сигнал, который только изменения раз в то время как в образ, что его новое значение не важно на несколько циклов, в то время как он располагается на правильное значение.

Вы должны взглянуть на общую картину проектного замысла.
Может быть, синхронизатора здесь отсутствует??