который короче simualtion время systemverilog или PLI

M

Merlionfire

Guest
В настоящее время, мы попросили перевести модели написано в PLI одной в systemverilog поскольку это жаловались замедлить моделирования времени.

Я хотел бы знать, имеют ли это мнение справедливо.

Спасибо заранее.

 
Да, вы можете сократить время моделирования с использованием С.В., поскольку PLI будут вызываться каждый раз, когда она используется!и
С. В. составлен со всей DUT и testbench, так что это будет быстрее!

 

Welcome to EDABoard.com

Sponsor

Back
Top