каждый может помочь? Osc4 выходов является г в xilinix 2,3,4.1

[csfm]

Пожалуйста срочном помочь мне, если можно

когда я использую osc4 выходных (8M, 500K ,...) все линии в г государство, нет никаких дополнительных связи необходимо, как я думаю, так в чем же ошибка?

используемой версии xilinix составляет 2,1, 3,1 и 4,1 Фонда серияПожалуйста, помогите мне, пожалуйста [/ B]

 

[Guest]

Are U симуляции или фактического выхода чипа?У одного должны делать это в некоторой форме чипа сбросить так что все государства будут идти своим значениям по умолчанию.
Ура,
-S

 

[csfm]

IAM пытаются сделать частью моделирования и большинства дизайн компоненты должны тактового сигнала и doesn't тактовый генератор работает правильно и ее doesn't имеют сбросить опцию, как вы знаете, я старался, чтобы начать новый проект, лист, resart программное обеспечение , установить другие версии, все оленья кожа работа та же проблема существует

 

[Guest]

Здравствуйте,

какой тактовый генератор вы говорите?Это реальное устройство или блока testbench компонента?Является Xilinx помощью ModelSim или propriatary тренажере?Какова ваша дизайн запись?Если это ЛПВП, Вы можете разместить код.Если вы что-то вроде имитации DCM, временного разрешения может быть слишком грубым.

Привет,
Франк

 

[csfm]

дорогой
IAM использование схематического редактора mensioned версии xilinix

IAM с использованием реальных блока для генерации тактового сигнала не VHDL кода

Также есть ли необходимые дополнительных компонентов
должны быть связаны между сигналом часы и назначения Pin

 

[Guest]

Are U говорю вам не имеют сигнал сброса пришел в чипе?Это сброс, что я говорю, и вы должны создать импульс сброса на этот сигнал сброса весь чип, чтобы все государства идти по умолчанию (логика 0 / 1).Ответ на OSC выводу, что у чипа Xilinx имеет глобальное / часы буфера для этой цели, которые нужно использовать, как правило, оно называется "bufg", но не уверены в устройстве вы используете.Проверьте это самостоятельно или перепроверить в руководстве / Док.
Надеюсь, что это помогает,
-S

 

[csfm]

дорогой
Я думаю, вы Didn't Get Me, IAM Dont говорить о глобальном часы. если я хочу проверить alatch В качестве примера такого asignal силы I (GND ORvcc), то я NED тактового сигнала, которые необходимо учесть в сутки порта защелки, которые могут быть Предоставлено из колебаний, то после запуска моделирования государственной часы сигнала Z х так или защелка didint работу, Thats моя проблема, ОАО работу Didn't,

Я также попытался поставить много буфера типа (bufg, bufgp, Bufs) все из них Didn't решить проблему

 

[echo47]

Привет csfm.Ваш вопрос неясен.Можете ли Вы дать более подробную информацию о вашем дизайн и проблема?Может быть, вы можете показать небольшую схему или HDL кода, который иллюстрирует ваш вопрос.

Какой FPGA / CPLD устройство вы используете?

Какие osc4, 8м, и 500k?

2.1i ISE, 3.1I и 4.1i очень старые инструменты.Следует понимать, что большинство людей здесь никогда не использовали их, или не использовать их в течение многих лет.