испытательный стенд для чипа SDH

C

coolsniper

Guest
Где получить испытательном стенде с VHDL для чипа SDH?

 
Я хочу OC-192's testbench тоже

Есть ли инструмент, который можно создать полный кадр?

 
Syn0psys S / O / N / E / T S / D / H W / O / R / K / B / E / N / C / ч является то, что Вы ищете.
 
Ты, мудрый, PLZ скажите мне, как его получить?
 
Вы можете приобрести продукт от относительной SY OPSYS или * C * зависимость, оба они предлагают хорошие инструменты уровня система моделирования.Но они стоят дорого. :) <
Или же вы можете написать его самостоятельно.Для этого Вы должны иметь хорошие знания МСЭ-Т стандарты.Я писал в одном Verilog и хорошо зарекомендовали себя в наших чипов развития.
Если вы занимаетесь дизайном SDH чипа.Дать такой testbench хорошо для вашего дизайна.В самом деле, вы можете увидеть ее в качестве важнейшей частью вашей design.Nerver рассматриваем его как unrelative работу.

 
Согласен!Поймите стандарты МСЭ и писать простые testbench использование Verilog или C.

 
может вы разделяете эту testbech?Plz!

 
Другое решение состоит в использовании ППО (виртуальные компоненты) от specman элиты.Однако вы shold приучить к электронной языка 1.

 
Привет Никто,
Использовали ли вы eVCs от Verisity?Легко ли их использовать?
Где их оцениваете?

Эман

 
Извините.Я новичок в электронном языке.Я присутствовать на одном семинаре в прошлом месяце.
Они вводят некоторое EVC для нас.Как я знаю, что есть много Сеть / Телком EVC, вы можете попросить других пользователей для дополнительной информации.

 
Где можно скачать из verisity EVC?
Имеется демо-версия EVC такие как Ethernet SDH или SONET

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top