имитации верхнего уровня Vdd, Vss, GND ток в каденцию?

[katrin]

В каденции я строю верхнего уровня схем на несколько блоков, другими словами, верхнего блока уровень состоял из нескольких блоков схемы. каждый блок использовать [цвет = красный] символ Vdd, Vss, GND от analoglib [/ цвет]. При создании схемы символ из схемы, [цвет = красный] эти Vdd, Vss, GND не принимаются в качестве выводов символа [/ цвет], кажется, что эти сигналы рассматриваются как глобальные сигналы Теперь я бегу моделирования на верхней схеме уровне, и я хочу знать, суммарный ток потребления, поэтому, мне интересно знать, ток, протекающий через Vdd, Vss и GND. Но поскольку нет PIN для этих глобальных сигналов, поэтому я не могу найти способ отобразить суммарный ток потребления напрямую. [COLOR = # 444444] [/ цвет], поэтому я хочу знать, как я могу имитировать эти глобальные токи сигнала? спасибо

 

[DenisMark]

Для всей цепи ток потребления у можете видеть, как ток, протекающий источников напряжения мысли. Я даю несколько советов у него лучше использовать унаследованное связей, а не глобальной. Очень полезная вещь. Как пользоваться этим и можно прочитать в документации каденции. Это дает и возможность изменить питание соединения для конкретных случаев и их встроенных экземпляров. В ур случае, и может изменить поставку чистой например, название "VDD"! для некоторых "local_vdd" для блока. Чем место "presistor" экземпляр из analogLib между "VDD"! и "local_vdd". Так и можно наблюдать, что тока в блоке. Примечание: "presistor" не отправляется в расположение, в равной степени это коротко. Смотрите vdd_inherit и vss_inherit в analogLib. Я использую унаследовал соединение для отдельной власти, рельсы аналоговых, цифровых и ОУР поставку в. Я соединить их вместе, хотя presistors на высшем уровне (как правило, у меня есть один контакт для VDD и один для GND). Так что я могу принять некоторые оценки сопротивления на-чипе железных дорог, использование модели связано проволокой. Также layouter не в состоянии подключения аналоговых и цифровых поставок в разработана блок.