задержка сигнала 10 Гбит на КМОП

B

beabroad

Guest
Я хочу, чтобы дизайн CMOS подсхемы в 10 Гбит задержка сигнала, и найти инвертор не может работать, ибо они слишком много ввести емкость.

Я рассматриваю линии передачи.любая идея?спасибо.

 
попробуйте одну стадию - каскадные - Distributed Amplifier (SSCDA).

Это может обеспечить задержку вам нужно.это basicely каскадный инверторов, но с использованием индуктивного пика технику для увеличения пропускной способности.

Есть много статей на эту тему в IEEE.

Надеюсь, что это поможет!
Последняя редакция pengboy по 28 октября 2005 0:02; редактировалось 1 раз в общей сложности

 
распространяется усилителя слишком велико для схемы?Она нуждается в индуктивности.или, может быть, я могу использовать ЛЭП заменить indutor

 
beabroad пишет:

распространяется усилителя слишком велико для схемы?
Она нуждается в индуктивности.
или, может быть, я могу использовать ЛЭП заменить indutor
 
Как насчет использования задержки ячейки кольца осцилляторов?он может обеспечить достаточную пропускную способность и задержка?

 
Здравствуйте,

Как насчет использования буфера, с помощью этого можно получить у некоторой задержкой

Привет
Раджа

 
Хороший вопрос.Другая проблема заключается в какого рода буфером лучше?
Раньше я пользовался серию инверторов, 10G, но это слишком быстро, чтобы использовать это.

 
Как насчет микрополосковых линиях задержки?

 
Может ли помочь Вам следующие ....
IEEE, АСК, Nov-2005, монолитная с цифровым управлением, задержка elemnt, М Maymandi ...
он говорит в 0.18umCMOS от 2пс выше задержки резолюция ...

 

Welcome to EDABoard.com

Sponsor

Back
Top