задержать ввод двух тактов?

[manasiw2]

Привет.
Мне нужно сделать следующее
Вывод должен follw ввода после двух циклов с системными часами.
Пожалуйста, предложите, как сделать это в VHDL.

Спасибо заранее.

 

[laststep]

Простейший способ это просто добавить 2 Регистрация серийных образцов и выходе последней регистрации.

 

[mukesh1981]

Привет

Просто используйте двойной шлепающий ничего, кроме двух флип-флоп в серийном, что вывод будет два такта задержки в связи с входом.

 

[manasiw2]

Ya I Got It .... Спасибо всем.