для запуска совместного моделирования на дельта-сигма PLL?

[eejli]

Я имею Verilog код для сигма-дельта модулятор и PLL схем в каденцию.Как я могу запустить совместного моделирования в целом, включая PLL ФАПЧ схем и Verilog кода?

Спасибо.

 

[jcpu]

Возможно, вы захотите узнать, моделирования окружающей среды, SpectreVerilog.
В случае высокого уровня моделирования, можно модель аналоговой части
с VHDL-А.
Он также может выполнять моделирование ворот уровня в случае, если ваш аналоговой части
Описан до транзистора.В этом случае, вычислительной скорости
выглядит медленным для меня.

 

[eejli]

спасибо.

Есть ли документ можно это сделать?

 

[jcchan]

Вы можете попробовать Synopsys nacosim

 

[jcpu]

Процедура немного длительным, это горькая участие около каденцию.
А скорость не так быстро, как хотелось бы представить.

По Googling, "Призрак Verilog" есть некоторый класс отмечает имеющиеся
В качестве примера прилагается.

Удачи!
Извините, но Вы должны Войти для просмотра этой привязанности