в

[subraml]

привет
Я хочу написать verilog код массива умножения (3x3 с 3x3 и 1x3 с 3x3) без мультипликатора только с помощью логики сумматор

матрица имеет также отрицательное значение.матрицу стоимостью менее одного только
Любой может рассказать мне, как мы можем сделать аппаратные реализации этого arry умножения

 

[Guest]

Вы можете посмотреть по следующей ссылке, которая примеры множителей:
http://www.csee.umbc.edu/help/VHDL/samples/samples.html

Кроме того, можно сослаться на компьютерные Арифметические книг, которые имеют различные алгоритмы умножения.

Существует также еще один сайт:
http://www.eecs.lehigh.edu/ ~ caar / toolspg.html
, которая имеет средства, которые производят мультипликаторов, но они могут быть предоставлены по запросу.

 

[cedance]

Хорошо, я думаю ур проблемы с пути реализации на оборудовании.если у вас статический FPGA комплект,
а затем прикончить код на VHDL или verilog, найти, если они синтезированы, а затем использовать Webpack (Xilinx основан FPGAs), чтобы они загружены в процессор ...Я думаю, может быть сделано в неделю, если у являетесь новичком.

/ cedance

 

[nj_jack]

Вы можете обратиться в библиотеку или IP Core.