вы, ребята звонят ...?????

[dhruvmpanchal]

Я так разочарованы ... Я завершил магистра электротехники с ASIC / СБИС и ее было 4 месяца, и теперь я получил гавань любые звонки с любых компаний.

Позвольте мне знать, если вы звоните, где и как применять .. Я Fade до применения сейчас ..

 

[ljxpjpjljx]

Сейчас ограничивается работой, так что будьте терпеливы!

 

[kumar_eee]

Я думаю, есть несколько отверстий для 5 Опыт ребята ..не уверен отверстия Freshers.

 

[manish_1024]

naukri.com & monsterindia.com имеют отверстия для новичков в Индии

Поиск по ASIC рабочих мест.

 

[raju3295]

Привет kumar_eee,, Do U Know Comp которая имеет требования к 5 парни

 

[Shelby]

мы по-прежнему получать розовый скользит ...в США, что является

 

[kumar_eee]

Juniper Networks, AMD ..

 

[shitansh]

Привет Кумар

Пожалуйста, вы можете отправить информацию в деталях

 

[kumar_eee]

Должность: Инженер-проектировщик ASIC

Опыт работы: 6 - 12 летИнформация о вакансии

* Ответственный за Блок уровня / полного дизайн чипа.

Обязанности

* Разработка микро-архитектуру и RTL осуществления для ASIC и системы для высокопроизводительных продуктов сетей.
* Работа с проверкой инженеров для обеспечения первым рабочим временем кремния.
* Выполните синтез логики и сроков анализа.
* Работа с физическими дизайн и команды целостность сигнала для достижения сроков закрытия в маршрутизируемых netlists.Квалификационные

* Требуется BS / MS EE или эквивалентной и минимум 5-летний опыт проектирования заказных СБИС.
* Сильный Verilog, Synopsys DC опытом.
* Должен иметь хорошие навыки общения.
* Сеть опыт является весьма желательным, но не обязательно.

Должность: Главный инженер ASIC проверке

Опыт работы: 6 - 12 летИнформация о вакансии

* Ответственный за полное блокирование / чип / система проверки уровня.Обязанности

* Выполните проверку ASIC для больших, сложных высокоскоростную ASIC для следующего поколения компании Juniper сетевых продуктов.
* Разработка подробных планов тестирования, блока и системы скамейки уровня испытаний и контроля окружающей среды; достижение полного охвата для обеспечения первым рабочим кремния.
* Разработка функциональных моделей системных уровня архитектурных проверки.
* Организатор ASIC и системы принести деятельности.
* Нужно делать и поддерживать графику.
* Разработка моделирование / проверки / охват методологии.
* Вы будете работать в тесном контакте с логикой дизайнеров, разработчиков программного обеспечения.
* Наставников младших инженеров с проверкой потоков, стратегия.Квалификационные

* Требуется BS / MS EE или эквивалентной и минимум 6 лет опыта в области контроля ASIC.
* Сильный Verilog, SystemC или C / C , Perl / Shell скрипты или Вера навыков программирования.
* Должен иметь хорошие навыки общения.
* Сеть опыт является весьма желательным, но не обязательно.

Контактное лицо: shantonu (AT) juniper.net

 

[aji_vlsi]

dhruvmpanchal пишет:

Я так разочарованы ... Я завершил магистра электротехники с ASIC / СБИС и ее было 4 месяца, и теперь я получил гавань любые звонки с любых компаний.Позвольте мне знать, если вы звоните, где и как применять .. Я Fade до применения сейчас ..