C
cretu
Guest
Привет всем, мне нужно немного guidence. Я пытаюсь создать высокую скорость CMOS PLL (7GHz) в 0,13 CMOS TSMC. Я хочу использовать 4 задержки ячейки Vco. Я хотел бы спросить любого и, если я могу получить Kvco около 3 ГГц / V. похоже, что из-за низкого питания (1,2 В) у меня будет довольно небольшие зоны контроля, который даст мне Kvco упоминалось ранее. Второй вопрос касается текущей контролируемой delayc ELL против управляемый напряжением один. У меня есть ощущение, что нынешняя легче управления и проектирования. У тебя есть любой вход? THX. Крету