вопрос о Cadence SPW?

[feel_on_on]

Cadence SPW способен осуществлять автоматическую Verilog кода через БДЭ с компилятором C?любой знает, что компилятор может заменить ВС компилятор для генерации Verilog код в SPW?GCC?или что-нибудь другое!или кто может сказать мне, где я могу получить ВС компилятор!

 

[feel_on_on]

никто не может мне помочь? надежде получить помощь!Thanx

 

[spweda]

Для SPW работает на рабочей станции Sun Sparc, только ВС компилятор может быть использован для генерации кода VHDL Verilog.Если вы используете Linux версии SPW, GCC используется для генерации VHDL / Verilog код.Существует нет возможности использовать GCC для работы с SPW в ВС

 

[feel_on_on]

GCC используется для генерации кода в Linux?было то, что успешно?Я просто хочу использовать GCC в Linux для генерации кода!

 

[spweda]

Вам необходимо дополнительно лицензию для генерации VHDL / Verilog код в SPW.Я использовала Linux для генерации кода VHDL.Код VHDL порожденных SPW могут быть использованы только для тестирования.Вам все еще нужно человеку для кодирования кода VHDL позже.

 

[feel_on_on]

U означать, что код, генерируемый SPW является testbench код?Не блоке кода?

 

[spweda]

Что я имею в виду, что код, генерируемый SPW имеет много избыточность и не очень эффективным.Это стоит больших по размеру ASIC.Вам нужно человеку кодирования за ту же работу.Однако, вы могли бы использовать его для protype тестирования.