Часы Рабочий цикл Коррекция цепи

[sachinagg77]

Я намерен разработать "Часы Рабочий цикл Коррекция Circuit", который может обрабатывать входной часы с рабочим циклом, начиная от 20% до 80%, а выход часы с ПВ = 50% [с допуском 1%]. Другое важное требование для схемы является низкая производительность джиттера эта схема предназначена для предоставления часы на высокую производительность АЦП. Я был бы признателен, если кто-то может сообщить мне о каких-то relevenat ссылку, чтобы начать проект. Спасибо Sachin

 

[jfyan]

привет Sachin, я когда-то читал две статьи о часах cerrection цикл, один G J. Maneatis, «Низкий джиттер процесс indépendant DLL и ФАПЧ на основе самостоятельной предвзятым методы", АСК VOL.31.NO11 1996 года. Другой Дж. Ли ", низким уровнем шума быстрой блокировки фазы блокировки фазовой автоподстройки частоты с адаптивным контролем полосы пропускания, VOL35.NO8 АСК, 2000. надеюсь, что это поможет. НАСЛАЖДАЙТЕСЬ! Jeff.yan

 

[VVV]

Если вы можете предоставить часы в два раза частоты, то простой триггер будет делать свое дело хорошо. В противном случае вы можете рассмотреть возможность использования PLL, чей генератор обеспечивает 50% рабочего цикла. Кроме того, PLL может работать с удвоенной скоростью и выход может быть вновь разделен на два использованием FF, в течение 50% рабочего цикла.

 

[sachinagg77]

Спасибо JFYAN для ссылок. Благодаря VVV для предложений. Я забыл упомянуть в моем исходное сообщение, что тактовая частота 110 МГц требуется. Как у меня нет PLL, который может обеспечить выход низкого джиттера на этой частоте, я использую кристалл генератор к созданию часов. Хотя выход crytal генератор ПВ = 50%, он деградирует на пути к фактической конвертер данных [из-за несовершенства платы и т.д.]. Любые другие предложения приветствуются. С уважением Sachin