Формальная проверка и обычной проверке

[steven852]

Привет,

Интересно, когда следует применять и какие критерии будут с точки зрения использования официальных инструментов контроля и обычными инструментами контроля (не уверен, что это имя хорошо, я имею в виду общие средства для выполнения проверки: Verilog, VHDL, E, и т.д.).Несмотря на некоторую ограниченность формальных средств контроля (при регистрации отслеживания временных изменений и т.д.), это очень мощные, так почему же мы все еще нуждаются в обычные инструменты?

Спасибо

 

[sree205]

Привет, у меня есть сомнения.Я новичок в этой концепции официальной verication.U можно уточнить, если функциональность может быть проверено с помощью официальной проверки?

 

[steven852]

Конечно, формальные проверки не только может сделать функциональной проверки, но также физической верификации (проверки Netlist).Короче говоря, 4 комбинацию среди RTL и ворот уровня Netlist могут быть проверены, а также библиотека файлов.

 

[Guest]

Два способа проверки являются
1 - Формальная верификация
2 - Функциональные verifivication

Каждый имеет свою собственную методологию

 

[sree205]

"формальная проверка не может доказать, что все свойства конструкции было перечислено, хотя для данного имущества оно может доказать, является ли удовлетворены собственности".

это заявление, я получил от книги.надеюсь, что его четкого ответа на первый вопрос.

 

[steven852]

Ну, все, что вы сказали правду.Однако то, что конкретные ситуации применимо был мой вопрос.

Спасибо хоть.

 

[eeeraghu]

Формальная проверка используется главным образом в блоке тестирования уровня, а дизайнер пишет свои модуля для проверки работы модуля по отношению ко всем случаям (вклады) в соответствии с данным утверждением в дизайне.Это может быть, безусловно преимущество для проверки конструкции на ранней стадии.

Thanks & Regards

 

[spauls]

Формальная проверка наклоняю проверки ошибок в RTL.

 

[Guest]

Цитата:

Формальная проверка наклоняю проверки ошибок в RTL.

 

[asping]

Формальная проверка, чтобы проверить, если это те же функции между RTL и Netlist.

 

[Guest]

Я чувствую, что некоторые члены здесь не понимают, что именно "Формальная проверка".Lemme попытаться дать немного фона ....

Формальная проверка ничего, но при попытке решить проблему официальное использование математического подхода.Есть 3 типа участвующих в ней:
1.Model Checking
2.Эквивалентность проверка
3.Доказательство теорем.

"Эквивалентность проверка" является наиболее распространенным, что известно всем, но обычно называется официальной проверки (инструменты: формальность).Это используется для проверки эквивалентности между RTL на RTL или RTL в Netlist.

"Модель Checking" где мы пишем официальное свойства, описывающие ожидаемого поведения и инструментов можно ли доказать, что собственность имеет хорошие во всех возможных условиях.(Инструменты: Cadence БМП - Incisive Формальные проверки)

Некоторые критерии искать здесь:
- Каждый раз, когда конструкция является контроль интенсивной, что это очень хороший кандидат для проверки на модели.
- Если конструкция данного пути интенсивного он является лучшим кандидатом на высокий уровень проверке Языки (E-specman, Вера ..)С уважением,
http://hdlplanet.tripod.com
http://groups.yahoo.com/group/hdlplanet