E
eda_wiz
Guest
Дизайн с ячеек памяти
Во многих случаях, логика осуществляется с памятью клеток может принести значительные преимущества по сравнению с размером стандартной ячейки реализации ..
Это предложение от TSMC разработке ASIC Design Guide.
Я не знаете того, что конструкция с памятью клеток?Может ли кто-нибудь сказать мне.
Как логике, которая осуществляется с помощью обычной клетки могут быть реализованы с памятью скомпилированный клеток.?
<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Confused" border="0" />Также имеется инструмент называется памяти компилятора ..Есть ли для этого?
спасибо
Во многих случаях, логика осуществляется с памятью клеток может принести значительные преимущества по сравнению с размером стандартной ячейки реализации ..
Это предложение от TSMC разработке ASIC Design Guide.
Я не знаете того, что конструкция с памятью клеток?Может ли кто-нибудь сказать мне.
Как логике, которая осуществляется с помощью обычной клетки могут быть реализованы с памятью скомпилированный клеток.?
<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Confused" border="0" />Также имеется инструмент называется памяти компилятора ..Есть ли для этого?
спасибо